Attorney Docket No.: 2102487-991150

EXPRESS MAIL NUMBER: EL 904 946 139 US

DATE OF DEPOSIT: September 25, 2001

I hereby certify that this paper is being deposited with the United States Postal Service "EXPRESS MAIL Post Office to Addressee" service under 37 CFR 1.10 on the date indicated above and is addressed to: Box PATENT APPLICATION, Commissioner for Patents; Washington, DC 20231.

Bosa A Caviedes

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant:

Mikio Shiraishi

Serial No.:

Not yet assigned

Group Art Unit: Not yet assigned

Filed:

September 25, 2001

Examiner: Not yet assigned

Title:

DIGITAL FILTER

REQUEST FOR PRIORITY UNDER 35 U.S.C. 119
AND THE INTERNATIONAL CONVENTION

Assistant Commissioner for Patents Washington, D.C. 20231

Sir:

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

COUNTRY

APPLICATION NO.

MONTH/DAY/YEAR

Japan

P2000-295206

09/27/2000



Attorney Docket No.: 2102487-991150

A Certified copy of the corresponding Convention Application(s) is(are) being submitted herewith.

Respectfully submitted,

GRAY CARY WARE & FREIDENRICH LLP

Dated: September 25, 2001

By Edul B Wille

Edward B. Weller Reg. No. 37,468 Attorney for Applicant

GRAY CARY WARE & FREIDENRICH

1755 Embarcadero Road Palo Alto, CA 94303-3340 Telephone: (650) 833-2000 Facsimile: (650) 320-7401



PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this Office.

Date of Application: September 27, 2000

Application Number: P2000-295206

Applicant(s):

KABUSHIKI KAISHA TOSHIBA

June 21, 2001

Commissioner,

Patent Office

Kouzou OIKAWA

Number of Certificate:

日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年 9月27日

出願番号

Application Number:

特願2000-295206

出 願 人
Applicant(s):

株式会社東芝

2001年 6月21日

特許庁長官 Commissioner, Japan Patent Office





特2000-295206

【書類名】 特許願

【整理番号】 46B003509

【提出日】 平成12年 9月27日

【あて先】 特許庁長官殿

【国際特許分類】 H04L 7/00

【発明の名称】 ディジタルフィルタ

【請求項の数】 44

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】 白石 幹雄

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100083806

【弁理士】

【氏名又は名称】 三好 秀和

【電話番号】 03-3504-3075

【選任した代理人】

【識別番号】 100068342

【弁理士】

【氏名又は名称】 三好 保男

【選任した代理人】

【識別番号】 100100712.

【弁理士】

【氏名又は名称】 岩▲崎▼ 幸邦

【選任した代理人】

【識別番号】 100100929

【弁理士】

【氏名又は名称】 川又 澄雄

【選任した代理人】

【識別番号】 100108707

【弁理士】

【氏名又は名称】 中村 友之

【選任した代理人】

【識別番号】 100095500

【弁理士】

【氏名又は名称】 伊藤 正和

【選任した代理人】

【識別番号】 100101247

【弁理士】

【氏名又は名称】 高橋 俊一

【選任した代理人】

【識別番号】 100098327

【弁理士】

【氏名又は名称】 高松 俊雄

【手数料の表示】

【予納台帳番号】 001982

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 ディジタルフィルタ

【特許請求の範囲】

【請求項1】 ディジタルフィルタにおいて、

演算に際して定められたビット長を超えたデータが発生するオーバーフローを 全てのビットに亙って検出するオーバーフロー検出手段と、

前記オーバーフロー検出手段により正のオーバーフローが検出された場合は出力値を正の最大値に固定し、負のオーバーフローが検出された場合は出力値を負の絶対値の最大値に固定するクリップ手段と、

を具備することを特徴とするディジタルフィルタ。

【請求項2】 前記オーバーフロー検出手段によるオーバーフローの検出レベルを1ビット下げることを特徴とする請求項1記載のディジタルフィルタ。

【請求項3】 前記出力値を四捨五入する丸め手段を具備することを特徴と する請求項1又は2記載のディジタルフィルタ。

【請求項4】 互いに縦続接続が可能なディジタル回路であって、

少なくとも1つの前向係数器と、

少なくとも1つの後向係数器と、

前記後向係数器の出力と入力信号とを加算する加算手段と、

前記加算手段の出力を記憶する記憶手段と、

前記後向係数器の出力と前段の前向係数器の出力とこれらの出力を加算する全 ての加算器のキャリー(桁上げ)出力とが入力されるオーバーフロー(桁あふれ)検出手段と、

前記記憶手段の出力に接続されたクリップ手段とを具備し、

前記クリップ手段は前記オーバーフロー検出手段の出力にしたがって入力され た前記記憶手段の出力を正または負の一定値にクリップして出力することを特徴 とするディジタルフィルタ。

【請求項5】 互いに縦続接続が可能なディジタル回路であって、

少なくとも1つの前向係数器と、

少なくとも1つの後向係数器と、

前記後向係数器の出力と入力信号とを加算する加算手段と、

前記加算手段の出力を記憶する第1の記憶手段と、

前記後向係数器の出力と前段の前向係数器の出力とこれらの出力を加算する全 ての加算器のキャリー(桁上げ)出力と前記第1の記憶手段の出力が入力される オーバーフロー(桁あふれ)検出手段と、

前記第1の記憶手段の出力を記憶する第2の記憶手段の出力に接続されたクリップ手段とを具備し、

前記クリップ手段は前記オーバーフロー検出手段の出力にしたがって入力され た前記記憶手段の出力を正または負の一定値にクリップして出力することを特徴 とするディジタルフィルタ。

【請求項6】 前記オーバーフロー検出手段は、係数器出力を論理反転する 論理反転手段と、

前記論理反転手段の出力とキャリー出力の全部を加算する加算手段と、

前記加算手段の出力をデコード(符号化)するデコード手段とから構成される ことを特徴とする請求項4に記載のディジタルフィルタ。

【請求項7】 前記オーバーフロー検出手段は、係数器出力を論理反転する 論理反転手段と、

前記論理反転手段の出力とキャリー出力の全部を加算する加算手段と、

前記加算手段の出力と前記第1の記憶手段の出力とをデコード(符号化)する デコード手段とから構成されることを特徴とする請求項5に記載のディジタルフィルタ。

【請求項8】 前記オーバーフロー検出手段は、キャリー出力を論理反転する論理反転手段と、

前記論理反転手段の出力と係数器出力の全部を加算する加算手段と、

前記加算手段の出力をデコード(符号化)するデコード手段とから構成される ことを特徴とする請求項4に記載のディジタルフィルタ。

【請求項9】 前記オーバーフロー検出手段は、キャリー出力を論理反転する論理反転手段と、

前記論理反転手段の出力と係数器出力の全部を加算する加算手段と、

前記加算手段の出力と前記第1の記憶手段の出力とをデコード(符号化)する デコード手段とから構成されることを特徴とする請求項5に記載のディジタルフィルタ。

【請求項10】 入力データが第1の入力端子に入力される第1の加算器と 前記加算器の出力が入力される第1のシフトレジスタと、

前記シフトレジスタの出力が入力されるクリップ回路と、

前記クリップ回路の出力が入力される第2のシフトレジスタと、

前記第2のシフトレジスタの出力が入力される第3のシフトレジスタと、

前記クリップ回路の出力が入力される第1の係数器と、

前記第2のシフトレジスタの出力が入力される第2の係数器と、

前記クリップ回路の出力が入力される第3の係数器と、

前記第2のシフトレジスタの出力が入力される第4の係数器と、

前記第3のシフトレジスタの出力が入力される第5の係数器と、

前記第1、第2の係数器の出力が入力され、その和出力が前記第1の加算器の 第2の入力端子に入力される第2の加算器と、

前記第4、第5の係数器の出力が入力される第3の加算器と、

前記第3の加算器の出力と前記第3の係数器の出力が入力され、その和出力端 子から出力データが出力される第4の加算器と、

前記第1、第2の係数器出力および第1、第2の加算器のキャリー出力と前段 を構成する第3、第4、第5の係数器出力および第3、第4の加算器のキャリー 出力とが入力されるオーバーフロー検出器とを具備し、

前記クリップ回路は前記オーバーフロー検出器の出力にしたがって入力された 前記第1のシフトレジスタの出力を正または負の一定値に固定して出力すること を特徴とする請求項4に記載のディジタルフィルタ。

【請求項11】 入力データが第1の入力端子に入力される第1の加算器と前記加算器の出力が入力される第1のシフトレジスタと、

前記シフトレジスタの出力が入力されるクリップ回路と、

前記クリップ回路の出力が入力される第2のシフトレジスタと、

前記第2のシフトレジスタの出力が入力される第3のシフトレジスタと、

特2000-295206

前記クリップ回路の出力が入力される第1の係数器と、

前記第2のシフトレジスタの出力が入力される第2の係数器と、

前記クリップ回路の出力が入力される第3の係数器と、

前記第2のシフトレジスタの出力が入力される第4の係数器と、

前記第3のシフトレジスタの出力が入力される第5の係数器と、

前記第1、第2の係数器の出力が入力される第2の加算器と、

前記第4、第5の係数器の出力が入力される第3の加算器と、

前記第3の加算器の出力と前記第3の係数器の出力が入力され、その和出力端 子から出力データが出力される第4の加算器と、

前記第2の加算器の出力と制御信号が入力され、その和出力が前記第1の加算器の第2の入力端子に入力される第5の加算器と、

前記第1、第2の係数器出力および第1、第2、第5の加算器のキャリー出力 と前段を構成する第3、第4、第5の係数器出力および第3、第4の加算器のキャリー出力とが入力されるオーバーフロー検出器とを具備し、

前記クリップ回路は前記オーバーフロー検出器の出力にしたがって入力された 前記第1のシフトレジスタの出力を正または負の一定値に固定して出力すること を特徴とする請求項4に記載のディジタルフィルタ。

【請求項12】 入力データが第1の入力端子に入力される第1の加算器と 前記加算器の出力が入力される第1のシフトレジスタと、

前記シフトレジスタの出力が入力されるクリップ回路と、

前記クリップ回路の出力が入力される第2のシフトレジスタと、

前記第2のシフトレジスタの出力が入力される第3のシフトレジスタと、

前記クリップ回路の出力が入力される第1の係数器と、

前記第2のシフトレジスタの出力が入力される第2の係数器と、

前記クリップ回路の出力が入力される第3の係数器と、

前記第2のシフトレジスタの出力が入力される第4の係数器と、

前記第3のシフトレジスタの出力が入力される第5の係数器と、

前記第1、第2の係数器の出力が入力され、その和出力が前記第1の加算器の 第2の入力端子に入力される第2の加算器と、 前記第4、第5の係数器の出力が入力される第3の加算器と、

前記第3の加算器の出力と前記第3の係数器の出力が入力されその和の出力端 子から出力データが出力される第4の加算器と、

前記第1、第2の係数器出力および第1第2の加算器のキャリー出力と前段を構成する第3、第4、第5の係数器出力および第3、第4の加算器のキャリー出力と前記入力データと前記第1のシフトレジスタの中間タップ出力が入力されるオーバーフロー検出器とを具備し、

前記クリップ回路は前記オーバーフロー検出器の出力にしたがって入力された 前記第1のシフトレジスタの出力を正または負の一定値に固定して出力すること を特徴とする請求項5に記載のディジタルフィルタ。

【請求項13】 入力データが第1の入力端子に入力される第1の加算器と 前記加算器の出力が入力される第1のシフトレジスタと、

前記シフトレジスタの出力が入力されるクリップ回路と、

前記クリップ回路の出力が入力される第2のシフトレジスタと、

前記第2のシフトレジスタの出力が入力される第3のシフトレジスタと、

前記クリップ回路の出力が入力される第1の係数器と、

前記第2のシフトレジスタの出力が入力される第2の係数器と、

前記クリップ回路の出力が入力される第3の係数器と、

前記第2のシフトレジスタの出力が入力される第4の係数器と、

前記第3のシフトレジスタの出力が入力される第5の係数器と、

前記第1、第2の係数器の出力が入力される第2の加算器と、

前記第4、第5の係数器の出力が入力される第3の加算器と、

前記第3の加算器の出力と前記第3の係数器の出力が入力され、その和出力端 子から出力データが出力される第4の加算器と、

前記第2の加算器の出力と制御信号が入力され、その和出力が前記第1の加算器の第2の入力端子に入力される第5の加算器と、

前記第1、第2の係数器出力および第1、第2、第5の加算器のキャリー出力 と前段を構成する第3、第4、第5の係数器出力および第3、第4の加算器のキャリー出力と前記入力データと前記第1のシフトレジスタの中間タップ出力が入 力されるオーバーフロー検出器とを具備し、

前記クリップ回路は前記オーバーフロー検出器の出力にしたがって入力された 前記第1のシフトレジスタの出力を正または負の一定値に固定して出力すること を特徴とする請求項5に記載のディジタルフィルタ。

【請求項14】 前記クリップ回路は、データ入力端子と、

データ出力端子と、

オーバーフロー検出器の出力が入力される第1、第2のオーバーフロー検出信 号入力端子と、

タイミング信号が入力される第1、第2の制御信号入力端子と、

出力信号を記憶する第1の記憶手段と、

内部信号を記憶する第2の記憶手段とを具備し、

前記第1制御信号入力端子に入力されるタイミング信号がハイレベル(またはローレベル)の期間に前記第1、第2のオーバーフロー検出信号入力端子に入力されるオーバーフロー検出信号がオーバーフローしていないことを表すときにはデータ入力端子に入力された信号を、正のオーバーフローを表すときには0を、負のオーバーフローを表すときには1を前記第1の記憶手段にセットし、前記第1制御信号入力端子に入力されるタイミング信号がハイレベル(またはローレベル)の期間に前記オーバーフロー検出信号がオーバーフローしていないことを表すときには0を、正または負のオーバーフローを表すときには1を前記第2の記億手段にセットし、前記第2制御信号入力端子に入力されるタイミング信号がハイレベル(またはローレベル)の期間に前記第2の記憶手段の内容が1の場合には前記第1の記憶手段にそれまで記憶していた値を論理反転してセットすることを特徴とする請求項4万至5に記載のディジタルフィルタ。

【請求項15】 オーバーフロー検出器は、第1から第4のキャリー入力端子と、

第1から第5の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1から第5の符号入力端子に入力がそれぞれ接続された第1から第5の インバータと、 前記第1から第4のキャリー入力端子および前記第1から第5のインバータの 出力に入力がそれぞれ接続された第1から第3の全加算器と、

前記第1から第3の全加算器の和出力が入力される第4の全加算器と、

前記第1から第3の全加算器のキャリー出力が入力される第5の全加算器と、

前記第4の全加算器の出力と前記第5の全加算器の和出力が入力される第6の 全加算器と、

前記第6の全加算器の出力と前記第5の全加算器のキャリー出力が入力される 第7の全加算器と、

前記第4の全加算器の和出力(/Z 0)と前記第6の全加算器の和出力(/Z 1)と前記第7の全加算器の和出力(Z 2)およびキャリー出力(/Z 3)とから論理式 u = / Z 3 ∩ (Z 2 U Z 1 U Z 0)と v = Z 3 ∩ (/Z 2 U / Z 1 U / Z 0)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項16】 オーバーフロー検出器は、第1から第4のキャリー入力端子と、

第1から第5の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1、第2の符号入力端子に入力がそれぞれ接続された第1、第2のイン バータと、

前記第1から第4のキャリー入力端子および前記第1、第2のインバータの出力に入力がそれぞれ接続された第1、第2の全加算器と、

前記第3から第5の符号入力端子に入力が接続された第3の全加算器と、

前記第3の全加算器の和出力に入力が接続された第3のインバータと、

前記第3の全加算器のキャリー出力に入力が接続された第4のインバータと、

前記第1、第2の全加算器の和出力と第3のインバータの出力が入力される第4の全加算器と、

前記第1、第2の全加算器のキャリー出力と第4のインバータの出力が入力される第5の全加算器と、

前記第4の全加算器の出力と前記第5の全加算器の和出力が入力される第6の 全加算器と、

前記第6の全加算器の出力と前記第5の全加算器のキャリー出力が入力される 第7の全加算器と、

前記第4の全加算器の和出力(/Z0)と前記第6の全加算器の和出力(/Z1)と前記第7の全加算器の和出力(Z2)およびキャリー出力(/Z3)とから論理式u=/Z3∩₍(Z2UZ1UZ0)とv=Z3∩(/Z2U/Z1U/Z0)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項17】 オーバーフロー検出器は、第1から第4のキャリー入力端子と、

第1から第5の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1から第4のキャリー入力端子に入力がそれぞれ接続された第1から第 4のインバータと、

前記第1から第5の符号入力端子および前記第1から第4のインバータの出力 に入力がそれぞれ接続された第1から第3の全加算器と、

前記第1から第3の全加算器の和出力が入力される第4の全加算器と、

前記第1から第3の全加算器のキャリー出力が入力される第5の全加算器と、

前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力が入力される第1の半加算器と、

前記第1の半加算器のキャリー出力と前記第5の全加算器のキャリー出力が入力される第2の半加算器と、

数値4 (二進数0100)から前記第4の全加算の和出力(S0)と第1の半加算器の和出力(S1)と第2の半加算器の和出力(S2)およびキャリー出力(S3)をそれぞれ第0から第3ビットとする二進数を引き算して4ビットの減算結果(Z3、Z2、Z1、Z0)を出力する減算手段と、

前記減算手段の出力から論理式 u = / Z 3 ∩ (Z 2 ∪ Z 1 ∪ Z 0)と v = Z 3

∩ (/Z2U/Z1U/Z0)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項18】 オーバーフロー検出器は、第1から第4のキャリー入力端子と、

第1から第5の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第4のキャリー入力端子に入力が接続された第1のインバータと、

前記第1から第3のキャリー入力端子に入力が接続された第1の全加算器と、 前記第1から第5の符号入力端子および前記第4のインバータの出力に入力がそれぞれ接続された第2、第3の全加算器と、

前記第1の全加算器の和出力に入力が接続された第2のインバータと、

前記第1の全加算器のキャリー出力に入力が接続された第3のインバータと、

前記第2のインバータの出力および前記第2、第3の全加算器の和出力が入力 される第4の全加算器と、

前記第3のインバータの出力および前記第2、第3の全加算器のキャリー出力が入力される第5の全加算器と、

前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力が入力される第1の半加算器と、

前記第1の半加算器のキャリー出力と前記第5の全加算器のキャリー出力が入力される第2の半加算器と、

数値4 (二進数0100)から前記第4の全加算の和出力(S0)と第1の半加算器の和出力(S1)と第2の半加算器の和出力(S2)およびキャリー出力(S3)をそれぞれ第0から第3ビットとする二進数を引き算して4ビットの減算結果(Z3、Z2、Z1、Z0)を出力する減算手段と、

前記減算手段の出力から論理式 $u=/Z3\cap(Z2UZ1UZ0)$ と $v=Z3\cap(/Z2U/Z1U/Z0)$ とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項19】 オーバーフロー検出器は、第1から第4のキャリー入力端子と、

第1から第5の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1から第5の符号入力端子に入力がそれぞれ接続された第1から第5の インバータと、

前記第1から第4のキャリー入力端子および前記第1から5のインバータの出力に入力がそれぞれ接続された第1から第3の全加算器と、

前記第1から第3の全加算器の和出力が入力される第4の全加算器と、

前記第1から第3の全加算器のキャリー出力が入力される第5の全加算器と、

前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力が入力される第1の半加算器と、

前記第1の半加算器のキャリー出力と前記第5の全加算器のキャリー出力が入力される第2の半加算器と、

前記第1の半加算器の和出力(S1)と前記第2の半加算器の和出力(S2) およびキャリー出力(S3)とから論理式u=S3U(S2∩S1)とv=/S3 ∩/S2とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項20】 オーバーフロー検出器は、第1から第4のキャリー入力端子と、

第1から第5の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1、第2の符号入力端子に入力がそれぞれ接続された第1、第2のイン バータと、

前記第1から第4のキャリー入力端子および前記第1、第2のインバータの出力に入力がそれぞれ接続された第1、第2の全加算器と、

前記第3から第5の符号入力端子に入力が接続された第3の全加算器と、

前記第3の全加算器の和出力に入力が接続された第3のインバータと、

特2000-295206

前記第3の全加算器のキャリー出力に入力が接続された第4のインバータと、 前記第1、第2の全加算器の和出力と第3のインバータの出力が入力される第 4の全加算器と、

前記第1、第2の全加算器のキャリー出力と第4のインバータの出力が入力される第5の全加算器と、

前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力が入力される第1の半加算器と、

前記第1の半加算器のキャリー出力と前記第5の全加算器のキャリー出力が入力される第2の半加算器と、

前記第1の半加算器の和出力(S1)と前記第2の半加算器の和出力(S2) およびキャリー出力(S3)とから論理式u=S3U(S2∩S1)とv=/S3 ∩/S2とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項21】 オーバーフロー検出器は、第1から第4のキャリー入力端子と、

第1から第5の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1から第4のキャリー入力端子に入力がそれぞれ接続された第1から第 4のインバータと、

前記第1から第5の符号入力端子および前記第1から第4のインバータの出力 に入力がそれぞれ接続された第1から第3の全加算器と、

前記第1から第3の全加算器の和出力が入力される第4の全加算器と、

前記第1から第3の全加算器のキャリー出力が入力される第5の全加算器と、

前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力が入力される第1の半加算器と、

前記第1の半加算器のキャリー出力と前記第5の全加算器のキャリー出力が入力される第2の半加算器と、

前記第1の半加算器の和出力(S1)と前記第2の半加算器の和出力(S2)

【請求項22】 オーバーフロー検出器は、第1から第4のキャリー入力端子と、

第1から第5の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第4のキャリー入力端子に入力が接続された第1のインバータと、

前記1から第3のキャリー入力端子に入力が接続された第1の全加算器と、

前記第1から第5の符号入力端子および前記第1のインバータの出力に入力が それぞれ接続された第2、第3の全加算器と、

前記第1の全加算器の和出力に入力が接続された第2のインバータと、

前記第1の全加算器のキャリー出力に入力が接続された第3のインバータと、

前記第2のインバータの出力および前記第2、第3の全加算器の和出力が入力 される第4の全加算器と、

前記第3のインバータの出力および前記第2、第3の全加算器のキャリー出力 が入力される第5の全加算器と、

前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力が入力される第1の半加算器と、

前記第1の半加算器のキャリー出力と前記第5の全加算器のキャリー出力が入力される第2の半加算器と、

【請求項23】 オーバーフロー検出器は、第1から第4のキャリー入力端子と、

第1から第5の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1から第5の符号入力端子に入力がそれぞれ接続された第1から第5の インバータと、

前記第1から第4のキャリー入力端子および前記第1から第5のインバータの 出力に入力がそれぞれ接続された第1から第3の全加算器と、

前記第1から第3の全加算器の和出力が入力される第4の全加算器と、

前記第1から第3の全加算器のキャリー出力が入力される第5の全加算器と、

前記第4の全加算器のキャリー出力(P1A)と前記第5の全加算器の和出力(P1B)およびキャリー出力(P2)とから論理式 u = P2 \(\text{O}\) (P1AUP1B)と v = \(\text{P2}\) (\(\text{P1AU}\) (P1B)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項24】 オーバーフロー検出器は、第1から第4のキャリー入力端子と、

第1から第5の符号入力端子と第1、第2のオーバーフロー検出信号出力端子 と前記第1、第2の符号入力端子に入力がそれぞれ接続された第1、第2のイン バータと、

前記第1から第4のキャリー入力端子および前記第1、第2のインバータの出力に入力がそれぞれ接続された第1、第2の全加算器と、

前記第3から第5の符号入力端子に入力が接続された第3の全加算器と、

前記第3の全加算器の和出力に入力が接続された第3のインバータと、

前記第3の全加算器のキャリー出力に入力が接続された第4のインバータと、

前記第1、第2の全加算器の和出力と第3のインバータの出力が入力される第4の全加算器と、

前記第1、第2の全加算器のキャリー出力と第4のインバータの出力が入力される第5の全加算器と、

前記第4の全加算器のキャリー出力(P1A)と前記第5の全加算器の和出力

(P1B) およびキャリー出力(P2) とから論理式 u = P2∩(P1AUP1B) と v = / P2∩(/P1AU/P1B) とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項25】 オーバーフロー検出器は、第1から第4のキャリー入力端子と、

第1から第5の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1から第4のキャリー入力端子に入力がそれぞれ接続された第1から第 4のインバータと、

前記第1から第5の符号入力端子および前記第1から第4のインバータの出力 に入力がそれぞれ接続された第1から第3の全加算器と、

前記第1から第3の全加算器の和出力が入力される第4の全加算器と、

前記第1から第3の全加算器のキャリー出力が入力される第5の全加算器と、

前記第4の全加算器のキャリー出力(P1A)と前記第5の全加算器の和出力(P1B)およびキャリー出力(P2)とから論理式u=/P2∩(/P1AU/P1B)とv=P2∩(P1AUP1B)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項26】 オーバーフロー検出器は,第1から第4のキャリー入力端子と、

第1から第5の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第4のキャリー入力端子に入力が接続された第1のインバータと、

前記第1から第3のキャリー入力端子に入力が接続された第1の全加算器と、

前記第1から第5の符号入力端子および前記第1のインバータの出力に入力が それぞれ接続された第2、第3の全加算器と、 前記第1の全加算器の和出力に入力が接続された第2のインバータと、

前記第1の全加算器のキャリー出力に入力が接続された第3のインバータと、

前記第2のインバータの出力および前記第2、第3の全加算器の和出力が入力 される第4の全加算器と、

前記第3のインバータの出力および前記第2、第3の全加算器のキャリー出力 が入力される第5の全加算器と、

前記第4の全加算器のキャリー出力(P1A)と前記第5の全加算器の和出力(P1B)およびキャリー出力(P2)とから論理式u=/P2∩(/P1AU/P1B)とv=P2∩(P1AUP1B)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項27】 オーバーフロー検出器は、第1、第2のキャリー入力端子と、

第1から第3の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1から第3の符号入力端子に入力がそれぞれ接続された第1から第3の インバータと、

前記第1、第2のキャリー入力端子および前記第1から第3のインバータの出力に入力がそれぞれ接続された半加算器および第1の全加算器と、

前記半加算器の和出力と前記第1の全加算器の和出力とが入力されるアンドゲートと、

前記アンドゲートの出力と前記半加算器のキャリー出力と前記第1の全加算器のキャリー出力とが入力されそのキャリー出力が前記第1のオーバーフロー検出信号出力端子に接続される第2の全加算器と、

前記第2の全加算器の和およびキャリー出力とが入力されその出力が前記第2のオーバーフロー検出信号出力端子に接続されるノアゲートとを具備することを 特徴とする請求項4に記載のディジタルフィルタ。

【請求項28】 オーバーフロー検出器は、第1、第2のキャリー入力端子

と、

第1から第3の符号入力端子と、

前記第1、第2のオーバーフロー検出信号出力端子と、

前記第1、第2のキャリー入力端子に入力がそれぞれ接続された半加算器と、

前記第1から第3の符号入力端子に入力がそれぞれ接続された第1の全加算器と、

前記第1の全加算器の和出力に入力が接続された第1のインバータと、

前記第1の全加算器のキャリー出力に入力が接続された第2のインバータと、 前記半加算器の和出力と前記第1のインバータの出力とが入力されるアンドゲートと、

前記アンドゲートの出力と前記半加算器のキャリー出力と前記第2のインバータの出力とが入力されそのキャリー出力が前記第1のオーバーフロー検出信号出力端子に接続される第2の全加算器と、

前記第2の全加算器の和およびキャリー出力とが入力されその出力が前記第2 のオーバーフロー検出信号出力端子に接続されるノアゲートとを具備することを 特徴とする請求項4に記載のディジタルフィルタ。

【請求項29】 オーバーフロー検出器は、第1、第2のキャリー入力端子と、

第1から第3の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1、第2のキャリー入力端子に入力がそれぞれ接続された第1、第2の インバータと、

前記第1、第2のインバータの出力および前記第1から第3の符号入力端子に 入力がそれぞれ接続された半加算器および第1の全加算器と、

前記半加算器の和出力と前記第1の全加算器の和出力とが入力されるアンドゲートと、

前記アンドゲートの出力と前記半加算器のキャリー出力と前記第1の全加算器 のキャリー出力とが入力されそのキャリー出力が前記第2のオーバーフロー検出 信号出力端子に接続される第2の全加算器と、 前記第2の全加算器の和およびキャリー出力とが入力されその出力が前記第1 のオーバーフロー検出信号出力端子に接続されるノアゲートとを具備することを 特徴とする請求項4に記載のディジタルフィルタ。

【請求項30】 オーバーフロー検出器は、第1から第3のキャリー入力端子と、

第1から第4の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1から第4の符号入力端子に入力がそれぞれ接続された第1から第4の インバータと、

前記第1から第3のキャリー入力端子および前記第1から4のインバータの出力のうち6つの端子に入力がそれぞれ接続された第1、第2の全加算器と、

前記第1から第3のキャリー入力端子および前記第1から第4のインバータの 出力のうち前記第1、第2の全加算器のどちらにも接続されていない1つの端子 と、前記第1、第2の全加算器の和出力とに入力が接続される第3の全加算器と 、 前記第1、第2、第3の全加算器のキャリー出力が入力される第4の全加算 器と、

前記第3の全加算器の和出力(S0)と前記第4の全加算器の和出力(S1) およびキャリー出力(S2)とから論理式u=S2∩(S1US0)とv=/S2∩(/S1U/S0)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項31】 オーバーフロー検出器は、第1から第3のキャリー入力端子と、

第1から第4の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1の符号入力端子に入力が接続された第1のインバータと、

前記第1から第3のキャリー入力端子に入力がそれぞれ接続された第1の全加算器と、

前記第2から第4の符号入力端子に入力がそれぞれ接続された第2の全加算器

と、

前記第2の全加算器の和出力に入力が接続された第2のインバータと、

前記第2の全加算器のキャリー出力に入力が接続された第3のインバータと、

前記第1の全加算器の和出力と前記第1、第2のインバータの出力が入力される第3の全加算器と、

前記第1ないし第3の全加算器のキャリー出力と前記第3のインバータの出力が入力される第4の全加算器と、

前記第3の全加算器の和出力(S0)と前記第4の全加算器の和出力(S1) およびキャリー出力(S2)とから論理式 u = S2 \(\text{S1US0}\))と v = / S 2 \(\text{(\subseteq)}\)(/ S1 \(\text{U\subseteq}\))とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項32】 オーバーフロー検出器は、第1から第3のキャリー入力端子と、

第1から第4の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1から第3のキャリー入力端子に入力がそれぞれ接続された第1から第 3のインバータと、

前記第1から第3のインバータの出力および前記第1から第4の符号入力端子のうち6つの端子に入力がそれぞれ接続された第1、第2の全加算器と、

前記第1から第3のインバータの出力および前記第1から第4の符号入力端子のうち前記第1、第2の全加算器のどちらにも接続されていない1つの端子と前記第1、第2の全加算器の和出力とに入力が接続される第3の全加算器と、

前記第1、第2、第3の全加算器のキャリー出力が入力される第4の全加算器 と、

前記第3の全加算器の和出力(S0)と前記第4の全加算器の和出力(S1) およびキャリー出力(S2)とから論理式 u = / S2∩(/S1U/S0)と v = S2∩(S1US0)とにしたがってオーバーフロー検出信号を生成してそれ ぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダ とを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項33】 オーバーフロー検出器は、第1から第3のキャリー入力端子と、

第1から第4の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1から第3のキャリー入力端子に入力がそれぞれ接続された第1の全加算器と、

前記第2から第4の符号入力端子に入力がそれぞれ接続された第2の全加算器と、

前記第1の全加算器の和出力に入力が接続された第1のインバータと、

前記第1の全加算器のキャリー出力に入力が接続された第2のインバータと、

前記第2の全加算器の和出力と前記第1の符号入力端子と前記第1のインバータの出力が入力に接続される第3の全加算器と、

前記第2、第3の全加算器のキャリー出力と前記第2のインバータの出力が入力される第4の全加算器と、

前記第3の全加算器の和出力(S0)と前記第4の全加算器の和出力(S1) およびキャリー出力(S2)とから論理式u=/S2∩(/S1U/S0)とv=S2∩(S1US0)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項34】 オーバーフロー検出器は、第1から第5のキャリー入力端子と、

第1から第5の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1から第5の符号入力端子に入力がそれぞれ接続された第1から第5の インバータと、

前記第2から第4のキャリー入力端子および前記第1から第5のインバータの 出力に入力がそれぞれ接続された第1から第3の全加算器と、

前記第1から第3の全加算器の和出力が入力される第4の全加算器と、

前記第1から第3の全加算器のキャリー出力が入力される第5の全加算器と、 前記第1のキャリー入力端子と前記第4の全加算器の和出力とが入力に接続さ れたアンドゲートと、

前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力とが入力される半加算器と、

前記アンドゲートの出力(P1A)と前記半加算器の和出力(P1B)およびキャリー出力(P2A)と前記第5の全加算器のキャリー出力(P2B)とから論理式u=(P2B∩P2A)U[(P1AUP1B)]とv=/P2B∩/P2A∩(/P1AU/P1B)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項35】 オーバーフロー検出器は、第1から第5のキャリー入力端子と、

第1から第5の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1、第2の符号入力端子に入力がそれぞれ接続された第1、第2のイン バータと、

前記第2から第4のキャリー入力端子および前記第1、第2のインバータの出力に入力がそれぞれ接続された第1第2の全加算器と、

前記第3から第5の符号入力端子に入力が接続された第3の全加算器と、

前記第3の全加算器の和出力に入力が接続された第3のインバータと、

前記第3の全加算器のキャリー出力に入力が接続された第4のインバータと、

前記第1、第2の全加算器の和出力と第3のインバータの出力が入力される第4の全加算器と、

前記第1、第2の全加算器のキャリー出力と第4のインバータの出力が入力される第5の全加算器と、

前記第1のキャリー入力端子と前記第4の全加算器の和出力とが入力に接続されたアンドゲートと、

前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力とが入力さ

れる半加算器と、

前記アンドゲートの出力(P1A)と前記半加算器の和出力(P1B)およびキャリー出力(P2A)と前記第5の全加算器のキャリー出力(P2B)とから論理式u=(P2B∩P2A)U[(P1AUP1B)]とv=/P2B∩/P2A∩(/P1AU/P1B)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項36】 オーバーフロー検出器は、第1から第3のキャリー入力端子と、

第1から第3の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1から第3の符号入力端子に入力がそれぞれ接続された第1から第3の インバータと、

前記第1から第3のキャリー入力端子および前記第1から第3のインバータの 出力に入力がそれぞれ接続された第1、第2の全加算器と、

前記第1の全加算器の和出力と前記第2の全加算器の和出力とが入力されるアンドゲートと、

前記アンドゲートの出力と前記第1、第2の全加算器のキャリー出力とが入力 され、そのキャリー出力が前記第1のオーバーフロー検出信号出力端子に接続さ れる第3の全加算器と、

前記第3の全加算器の和およびキャリー出力とが入力されその出力が前記第2のオーバーフロー検出信号出力端子に接続されるノアゲートとを具備することを 特徴とする請求項4に記載のディジタルフィルタ。

【請求項37】 オーバーフロー検出器は第1から3のキャリー入力端子と 第1から第3の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1から第3のキャリー入力端子に入力がそれぞれ接続された第1の全加 算器と、

前記第1から第3の符号入力端子に入力がそれぞれ接続された第2の全加算器

と、

前記第2の全加算器の和出力に入力が接続された第1のインバータと、

前記第2の全加算器のキャリー出力に入力が接続された第2のインバータと、

前記第1の全加算器の和出力と前記第1のインバータの出力とが入力されるア ンドゲートと、

前記アンドゲートの出力と前記第1の全加算器のキャリー出力と前記第2のインバータの出力が入力され、そのキャリー出力が前記第1のオーバーフロー検出信号出力端子に接続される第3の全加算器と、

前記第3の全加算器の和およびキャリー出力とが入力され、その出力が前記第 2のオーバーフロー検出信号出力端子に接続されるノアゲートとを具備すること を特徴とする請求項4に記載のディジタルフィルタ。

【請求項38】 オーバーフロー検出器は、第1から第4のキャリー入力端子と、

第1から第4の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1から第4のキャリー入力端子に入力がそれぞれ接続された第1から第 4のインバータと、

前記第1から第4の符号入力端子および前記第1から第4のインバータの出力 に入力がそれぞれ接続された第1、第2の全加算器および半加算器と、

前記第1、第2の全加算器の和出力と前記半加算器の和出力が入力される第4 の全加算器と、

前記第1、第2の全加算器のキャリー出力と前記半加算器のキャリー出力が入力される第5の全加算器と、

前記第4の全加算器のキャリー出力(P1A)と前記第5の全加算器の和出力(P1B)およびキャリー出力(P2)とから論理式u=/P2∩(/P1AU/P1B)とv=P2∩(P1AUP1B)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項39】 オーバーフロー検出器は、第1から第4のキャリー入力端子と、

第1から第4の符号入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第4のキャリー入力端子に入力が接続された第1のインバータと、

前記第1から第3のキャリー入力端子に入力がそれぞれ接続された第1の全加算器と、

前記第1から第3の符号入力端子に入力がそれぞれ接続された第2の全加算器 と、

前記第1のインバータ出力と前記第4の符号入力端子が入力に接続された半加算器と、

前記第1の全加算器の和出力に入力が接続された第2のインバータと、

前記第1の全加算器のキャリー出力に入力が接続された第3のインバータと、

前記第2のインバータの出力と前記第2の全加算器の和出力と前記半加算器の 和出力が入力される第4の全加算器と、

前記第3のインバータの出力と前記第2の全加算器のキャリー出力と前記半加算器のキャリー出力が入力される第5の全加算器と、

前記第4の全加算器のキャリー出力(P1A)と前記第5の全加算器の和出力(P1B)およびキャリー出力(P2)とから論理式u=/P2∩(/P1AU/P1B)とv=P2∩(P1AUP1B)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする請求項4に記載のディジタルフィルタ。

【請求項40】 オーバーフロー検出器は、複数のキャリー入力端子と、 複数の符号入力端子と、

第1、第2のデータビット入力端子と、

第1、第2のオーバーフロー検出信号出力端子とを具備し、

前記複数のキャリー入力端子と符号入力端子に入力される信号から検出された オーバーフロー信号がオーバーフローを示している場合にはこれを出力し、オー バーフローを示していない場合には前記第1、第2のデータビット入力端子に入力される第1、第2のデータビット(k、1)にしたがって第1データビットが0で第2データビットが1(k=0、1=1)のときに正のオーバーフローに、第1データビットが1で第2データビットが0(k=1、1=0)のときに負のオーバーフローに相当する検出信号を出力することを特徴とする請求項5に記載のディジタルフィルタ。

【請求項41】 オーバーフロー検出器は、第1、第2のデータビット入力 端子と、

第1から第4のキャリー入力端子と、

第1から第5の符号化入力端子と、

力を生成するデコーダと、

前記第1から第5の符号入力端子に入力がそれぞれ接続された第1から第5の インバータと、

前記第1から第4のキャリー入力端子および前記第1から第5のインバータの 出力に入力がそれぞれ接続された第1から第3の全加算器と、

前記第1から第3の全加算器の和出力が入力される第4の全加算器と、

前記第1から第3の全加算器のキャリー出力が入力される第5の全加算器と、 前記第4の全加算器のキャリー出力(P1A)と前記第5の全加算器の和出力 (P1B) およびキャリー出力(P2)とから論理式 u = P2∩(P1AUP1 B)と v = / P2∩(/P1AU/P1B)とにしたがってその第1、第2の出

前記第1のデータビット入力端子に入力が接続された第6のインバータと、 前記第2のデータビット入力端子に入力が接続された第7のインバータと、

前記デコーダの第1の出力が入力される第8のインバータと、

前記デコーダの第2の出力が入力される第9のインバータと、

前記第6のインバータの出力と第2のデータビット入力端子と第9のインバータの出力に入力が接続された第1のアンドゲートと、

前記第7のインバータの出力と第1のデータビット入力端子と第8のインバータの出力に入力が接続された第2のアンドゲートと、

前記第1のアンドゲートの出力とデコーダの第1の出力が入力され、正のオー

バーフロー検出信号を出力する第1のオアゲートと、

前記第2のアンドゲートの出力とデコーダの第2の出力が入力され、負のオーバーフロー検出信号を出力する第2のオアゲートとを具備することを特徴とする 請求項5に記載のディジタルフィルタ。

【請求項42】 オーバーフロー検出器は、第1、第2のデータビット入力 端子と、

第1から第4のキャリー入力端子と、

第1から第5の符号化入力端子と、

前記第1、第2の符号入力端子に入力がそれぞれ接続された第1、第2のイン バータと、

前記第1から第4のキャリー入力端子および前記第1、第2のインバータの出力に入力がそれぞれ接続された第1、第2の全加算器と、

前記第3から第5の符号入力端子に入力が接続された第3の全加算器と、

前記第3の全加算器の和出力に入力が接続された第3のインバータと、

前記第3の全加算器のキャリー出力に入力が接続された第4のインバータと、

前記第1、第2の全加算器の和出力と第3のインバータの出力が入力される第4の全加算器と、

前記第1、第2の全加算器のキャリー出力と第4のインバータの出力が入力される第5の全加算器と、

前記第4の全加算器のキャリー出力(P1A)と前記第5の全加算器の和出力 (P1B) およびキャリー出力 (P2) とから論理式 $u = P2 \cap (P1A \cup P1B)$ と $v = /P2 \cap (/P1A \cup /P1B)$ とにしたがってその第1、第2の出力を生成するデコーダと、

前記第1のデータビット入力端子に入力が接続された第5のインバータと、

前記第2のデータビット入力端子に入力が接続された第6のインバータと、

前記デコーダの第1の出力が入力される第7のインバータと、

前記デコーダの第2の出力が入力される第8のインバータと、

前記第5のインバータの出力と第2のデータビット入力端子と第8のインバータの出力に入力が接続された第1のアンドゲートと、

前記第6のインバータの出力と第1のデータビット入力端子と第7のインバータの出力に入力が接続された第2のアンドゲートと、

前記第1のアンドゲートの出力とデコーダの第1の出力が入力され正のオーバ ーフロー検出信号を出力する第1のオアゲートと、

前記第2のアンドゲートの出力とデコーダの第2の出力が入力され負のオーバーフロー検出信号を出力する第2のオアゲートとを具備することを特徴とする請求項5に記載のディジタルフィルタ。

【請求項43】 オーバーフロー検出器は、第1、第2のデータビット入力 端子と、

第1から第5のキャリー入力端子と、

第1から第5の符号化入力端子と、

前記第1から第5の符号入力端子に入力がそれぞれ接続された第1から第5の インバータと、

前記第2から第4のキャリー入力端子および前記第1から第5のインバータの 出力に入力がそれぞれ接続された第1から第3の全加算器と、

前記第1から第3の全加算器の和出力が入力される第4の全加算器と、

前記第1から第3の全加算器のキャリー出力が入力される第5の全加算器と、

前記第1のキャリー入力端子と前記第4の全加算器の和出力とが入力に接続された第1のアンドゲートと、

前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力とが入力される半加算器と、

前記第1のアンドゲートの出力(P1A)と前記半加算器の和出力(P1B) およびキャリー出力(P2A)と前記第5の全加算器のキャリー出力(P2B) とから論理式 $u=(P2B\cap P2A)\cup[(P2B\cup P2A)\cap(P1A\cup P1B)]$ と $v=/P2B\cap/P2A\cap(/P1A\cup/P1B)$ とにしたがってその 第1、第2の出力を生成するデコーダと、

前記第1のデータビット入力端子に入力が接続された第6のインバータと、 前記第2のデータビット入力端子に入力が接続された第7のインバータと、 前記デコーダの第1の出力が入力される第8のインバータと、

特2000-295206

前記デコーダの第2の出力が入力される第9のインバータと、

前記第6のインバータの出力と第2のデータビット入力端子と第9のインバー タの出力に入力が接続された第1のアンドゲートと、

前記第7のインバータの出力と第1のデータビット入力端子と第8のインバータの出力に入力が接続された第3のアンドゲートと、

前記第3のアンドゲートの出力とデコーダの第1の出力が入力され正のオーバーフロー検出信号を出力する第1のオアゲートと、

前記第3のアンドゲートの出力とデコーダの第2の出力が入力され負のオーバーフロー検出信号を出力する第2のオアゲートとを具備することを特徴とする請求項5に記載のディジタルフィルタ。

【請求項44】 オーバーフロー検出器は、第1、第2のデータビット入力 端子と、

第1から第5のキャリー入力端子と、

第1から第5の符号化入力端子と、

第1、第2のオーバーフロー検出信号出力端子と、

前記第1、第2の符号入力端子に入力がそれぞれ接続された第1、第2のイン バータと、

前記第2から第4のキャリー入力端子および前記第1、第2のインバータの出力に入力がそれぞれ接続された第1、第2の全加算器と、

前記第3から第5の符号入力端子に入力された第3の全加算器と、

前記第3の全加算器の和出力に入力が接続された第3のインバータと、

前記第3の全加算器のキャリー出力に入力が接続された第4のインバータと、

前記第1、第2の全加算器の和出力と第3のインバータの出力が入力されると 第4の全加算器と、

前記第1、第2の全加算器のキャリー出力と第4のインバータの出力が入力される第5の全加算器と、

前記第1のキャリー入力端子と前記第4の全加算器の和出力とが入力に接続された第1のアンドゲートと、

前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力とが入力さ

れる半加算器と、

前記第1のアンドゲートの出力(P1A)と前記半加算器の和出力(P1B) およびキャリー出力(P2A)と前記第5の全加算器のキャリー出力(P2B) とから論理式 $u=(P2B\cap P2A)\cup [(P2B\cup P2A)\cap (P1A\cup P1B)]$ と $v=/P2B\cap/P2A\cap (/P1A\cup/P1B)$ とにしたがってその第1、第2の出力を生成するデコーダと、

前記第1のデータビット入力端子に入力が接続された第5のインバータと、

前記第2のデータビット入力端子に入力が接続された第6のインバータと、

前記デコーダの第1の出力が入力される第7のインバータと、

前記デコーダの第2の出力が入力される第8のインバータと、

前記第5のインバータの出力と第2のデータビット入力端子と第8のインバータの出力に入力が接続された第2のアンドゲートと、

前記第6のインバータの出力と第1のデータビット入力端子と第7のインバータの出力に入力が接続された第3のアンドゲートと、

前記第2のアンドゲートの出力とデコーダの第1の出力が入力され正のオーバーフロー検出信号を出力する第1のオアゲートと、

前記第3のアンドゲートの出力とデコーダの第2の出力が入力され負のオーバーフロー検出信号を出力する第2のオアゲートとを具備することを特徴とする請求項5に記載のディジタルフィルタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ディジタルフィルタに係り、特にバイカッド(bi-quad)フィルタにおけるオーバーフロー振動の防止技術に関する。

[0002]

【従来の技術】

近年、ディジタルフィルタは、オーバーサンプリング方式のA/D(アナログ /ディジタル)コンバータの普及に伴って、盛んに電子機器に採用されるように なった。なかでも、係数感度が低く、安定度の高いバイカッド(bi-quad)フィルタは、多く用いられている。

[0003]

オーバーサンプリング方式のA/Dコンバータは、アナログ入力信号の最高周波数成分よりもはるかに高いサンプリングレートでこれを変換し、ディジタル出力を後段に置かれたディジタルローパスフィルタに通して、高い周波数のノイズ (雑音)成分を減衰させ、変換ノイズを低減する。特に、ΔΣ方式のものは、ノイズシェーピングと呼ばれる変換ノイズの周波数特性を持ち、ノイズのパワースペクトルが高域に偏るため、1ビットのディジタル信号に変換しても、オーバーサンプリングによって、14ビット程度の精度を確保できる。したがって、LSI(大規模集積回路)チップ上の全回路面積に対して、アナログ回路の占める割合を小さくでき、アナログ回路自体の構成も簡単にできるため、携帯電話などに採用されている。

[0004]

このような電子機器は、基本機能のほかにも操作性や多機能性を重視した設計がなされる傾向にあり、ひとつのLSI上に占めるディジタルフィルタの回路面積も小さいほうが望ましい。こうした回路面積削減の要求に対して、直列演算方式は、非常に優れた面積効率を提供する。

[0005]

ただし、この方式には、オーバーフロー(桁あふれ)が検出しにくく、検出後の対策が困難であるという欠点がある。直列演算方式では、LSB(最下位ビット)からMSB(最上位ビット)に向かって、演算が1ビットずつ進行する。オーバーフローは、演算の結果、定められたビット長を超えたデータが発生する現象であり、MSBが処理されてはじめて検出が可能になるので、検出された時点で、データは演算器から外部へと既に出力されてしまっている。

[0006]

図34(a)と(b)は、ディジタルバイカッドフィルタでオーバーフローが 発生した場合の入力信号と出力信号である。

[0007]

アナログ回路の応答とは異なり、過大入力に対して、出力が激しく振動してい

る。この現象をオーバーフロー振動と言う。

[0008]

オーバーフロー振動は、ディジタル信号が2の補数表現されていることに原因 がある。例えば、-4から+3までの数を2の補数表現を用いて2進数で表示す ると、下のようになる。

[0009]

+3:011

+2:010

+1:001

0 :000

-1 :111

-2:110

-3:101

-4 : 100

コロン (:記号) の左が10進数、右が2進数である。+3の1つ上は+4(0100) であるが、桁が3ビットしかないとき、下側の3ビットしか表現できないため、+3(011) から1増加するごとに、-4(100)、-3(101)、-2(110) と変化する。また、-4の1つ下は-5(1011) であるが、同様に桁数が限られていると、下側の3ビットしか表現できないため、-4から1減少するごとに+3(011)、+2(010)、+1(001) のように変化する。

[0010]

上記の理由から、オーバーフローが生じた場合と、オーバーフローから正常値に復帰した場合に、ディジタルフィルタ内部の演算器出力は、正の最大値付近と 負の最大値付近とを行き来するようになり、図34(b)で見られるような、振 動的波形が出力される。

[0011]

図29は、従来のオーバーフロー振動を防止した直列演算型ディジタルバイカッドフィルタ(破線内)である。

[0012]

図29において、1aと1dは1ビットレジスタ、1b、1c、1e、1fは複数ビットのシフトレジスタ、2は係数器、3は加算器、4はエクスクルーシブノアゲート(一致回路)、5はセレクタ、6はアンドゲートである。セレクタ5には、例えば図26に示すものが用いられる。図29では、セレクタの制御信号は省略してある。

[0013]

バイカッドは、多段に縦続接続して用いられることが多いため、図29には、 前後の段のバイカッド回路の一部も示してある。シフトレジスタ1e、1fは、 係数器2の遅延を補償するために挿入されているので、係数器の遅延が1演算サ イクル以下であれば、不要である。

[0014]

この従来例は、文献IEEE Journal of Solid-State Circuits,vol.SC-2 3,no3,p.838,Fig.4.に見られるものと同様のオーバーフロー振動防止回路すなわちエクスクルーシブノア(オア)ゲート4とアンドゲート6を有し、オーバーフローが検出されると、シフトレジスタに蓄えられた内部記憶を0にクランプしている。

[0015]

この動作は、エクスクルーシブノアゲート4、セレクタ5、1ビットレジスタ1 d、アンドゲート6によって実行される。MSBとその下のビットが一致しているかどうかをエクスクルーシブノアゲート4が検出したタイミングでセレクタ5からその結果を1 dに出力し、次の演算サイクルで結果を1 dにラッチ(記憶)する。検出結果が1(一致)ならば正常、0(不一致)ならばオーバーフローである。正常動作時には、アンドゲート6からシフトレジスタ1 bまたは1 cの出力がそのまま出力されるが、オーバーフロー時には、アンドゲート6の出力は0になる。図35(a)と(b)は、図29の従来例でオーバーフローが発生した場合の入力信号と出力信号である。この図35から、オーバーフロー振動がまだ残っていることと、オーバーフロー限界付近の入力に対しては、スパイク状のノイズが多量に発生していることが分かる。

[0016]

【発明が解決しようとする課題】

従来例には、次のような2つの欠点がある。

[0017]

第1の欠点は、エクスクルーシブノア(オア)ゲートでは、2ビット以上の複数ビットに亙るオーバーフローが検出できない点である(図36(b)の大きな段差部分)。図29の回路では、演算の1サイクルのあいだに、前段のバイカッドでの加算も含めると4回の加算が行われている。仮に乗算でオーバーフローしなかったとしても、最大3ビットのオーバーフローが発生する可能性がある。

[0018]

第2の欠点は、オーバーフロー振動の発生が完全には防止できないことである (図36(b)の細かいスパイク状の波形部分)。オーバーフローが検出された ときには、すでにオーバーフローしたデータが出力されてしまっている。また、 内部記憶を0にクランプしているので、正常動作とオーバーフロー防止動作とを 繰り返すような場合、波形に段差が発生し、これがノイズとなる。

[0019]

本発明は、上述の如き従来の課題を解決するためになされたもので、その目的は、2ビット以上の複数ビットに亙るオーバーフローを検出できると共に、オーバーフロー振動の発生を完全に防止することができるディジタルフィルタを提供することである。

[0020]

【課題を解決するための手段】

上記目的を達成するために、本発明の特徴は、ディジタルフィルタにおいて、 演算に際して定められたビット長を超えたデータが発生するオーバーフローを全 てのビットに亙って検出するオーバーフロー検出手段と、前記オーバーフロー検 出手段により正のオーバーフローが検出された場合は出力値を正の最大値に固定 し、負のオーバーフローが検出された場合は出力値を負の絶対値の最大値に固定 するクリップ手段とを具備することにある。

[0021]

本発明の他の特徴は、前記オーバーフロー検出手段によるオーバーフローの検 出レベルを1ビット下げることにある。

[0022]

本発明の他の特徴は、前記出力値を四捨五入する丸め手段を具備することにある。

[0023]

本発明の他の特徴は、互いに縦続接続が可能なディジタル回路であって、少なくとも1つの前向係数器と、少なくとも1つの後向係数器と、前記後向係数器の出力と入力信号とを加算する加算手段と、前記加算手段の出力を記憶する記憶手段と、前記後向係数器の出力と前段の前向係数器の出力とこれらの出力を加算する全ての加算器のキャリー(桁上げ)出力とが入力されるオーバーフロー(桁あふれ)検出手段と、前記記憶手段の出力に接続されたクリップ手段とを具備し、前記クリップ手段は前記オーバーフロー検出手段の出力にしたがって入力された前記記憶手段の出力を正または負の一定値にクリップして出力することにある。

[0024]

本発明の他の特徴は、互いに縦続接続が可能なディジタル回路であって、少なくとも1つの前向係数器と、少なくとも1つの後向係数器と、前記後向係数器の出力と入力信号とを加算する加算手段と、前記加算手段の出力を記憶する第1の記憶手段と、前記後向係数器の出力と前段の前向係数器の出力とこれらの出力を加算する全ての加算器のキャリー(桁上げ)出力と前記第1の記憶手段の出力が入力されるオーバーフロー(桁あふれ)検出手段と、前記第1の記憶手段の出力を記憶する第2の記憶手段の出力に接続されたクリップ手段とを具備し、前記クリップ手段は前記オーバーフロー検出手段の出力にしたがって入力された前記記憶手段の出力を正または負の一定値にクリップして出力することにある。

[0025]

本発明の他の特徴は、係数器出力を論理反転する論理反転手段と、前記論理反 転手段の出力とキャリー出力の全部を加算する加算手段と、前記加算手段の出力 をデコード(符号化)するデコード手段とから構成されることを特徴とする。

[0026]

本発明の他の特徴は、係数器出力を論理反転する論理反転手段と、前記論理反 転手段の出力とキャリー出力の全部を加算する加算手段と、前記加算手段の出力 と前記第1の記憶手段の出力とをデコード(符号化)するデコード手段とから構 成されることを特徴とする。

[0027]

本発明の他の特徴は、キャリー出力を論理反転する論理反転手段と、前記論理 反転手段の出力と係数器出力の全部を加算する加算手段と、前記加算手段の出力 をデコード(符号化)するデコード手段とから構成されることを特徴とする。

[0028]

本発明の他の特徴は、キャリー出力を論理反転する論理反転手段と、前記論理 反転手段の出力と係数器出力の全部を加算する加算手段と、前記加算手段の出力 と前記第1の記憶手段の出力とをデコード(符号化)するデコード手段とから構 成されることを特徴とする。

[0029]

本発明の他の特徴は、入力データが第1の入力端子に入力される第1の加算器と、前記加算器の出力が入力される第1のシフトレジスタと、前記シフトレジスタの出力が入力されるクリップ回路と、前記クリップ回路の出力が入力される第2のシフトレジスタの出力が入力される第3のシフトレジスタと、前記クリップ回路の出力が入力される第1の係数器と、前記第2のシフトレジスタの出力が入力される第1の係数器と、前記第2のシフトレジスタの出力が入力される第3の係数器と、前記第2のシフトレジスタの出力が入力される第4の係数器と、前記第3のシフトレジスタの出力が入力される第5の係数器と、前記第1、第2の係数器の出力が入力され、その和出力が前記第1の加算器の第2の入力端子に入力される第2の加算器と、前記第4、第5の係数器の出力が入力される第3の加算器と、前記第4、第5の係数器の出力が入力される第3の加算器と、前記第4、第5の係数器の出力が入力される第3の加算器と、前記第4、第5の係数器の出力が入力される第3の加算器と、前記第3の加算器と、前記第3の係数器の出力が入力される第3の加算器と、前記第3、第4の加算器と、前記第1、第2の係数器出力および第1、第2の加算器のキャリー出力と前段を構成する第3、第4、第5の係数器出力および第3、第4の加算器のキャリー出力とが入力されるオーバーフロー検出器とを具備し、前記クリップ回路は前記オーバ

ーフロー検出器の出力にしたがって入力された前記第1のシフトレジスタの出力 を正または負の一定値に固定して出力することにある。

[0030]

本発明の他の特徴は、入力データが第1の入力端子に入力される第1の加算器 と、前記加算器の出力が入力される第1のシフトレジスタと、前記シフトレジス タの出力が入力されるクリップ回路と、前記クリップ回路の出力が入力される第 2のシフトレジスタと、前記第2のシフトレジスタの出力が入力される第3のシ フトレジスタと、前記クリップ回路の出力が入力される第1の係数器と、前記第 2のシフトレジスタの出力が入力される第2の係数器と、前記クリップ回路の出 力が入力される第3の係数器と、前記第2のシフトレジスタの出力が入力される 第4の係数器と、前記第3のシフトレジスタの出力が入力される第5の係数器と 、前記第1、第2の係数器の出力が入力される第2の加算器と、前記第4、第5 の係数器の出力が入力される第3の加算器と、前記第3の加算器の出力と前記第 3の係数器の出力が入力され、その和出力端子から出力データが出力される第4 の加算器と、前記第2の加算器の出力と制御信号が入力され、その和出力が前記 第1の加算器の第2の入力端子に入力される第5の加算器と、前記第1、第2の 係数器出力および第1、第2、第5の加算器のキャリー出力と前段を構成する第 3、第4、第5の係数器出力および第3、第4の加算器のキャリー出力とが入力 されるオーバーフロー検出器とを具備し、前記クリップ回路は前記オーバーフロ 一検出器の出力にしたがって入力された前記第1のシフトレジスタの出力を正ま たは負の一定値に固定して出力することにある。

[0031]

本発明の他の特徴は、入力データが第1の入力端子に入力される第1の加算器と、前記加算器の出力が入力される第1のシフトレジスタと、前記シフトレジスタの出力が入力されるクリップ回路と、前記クリップ回路の出力が入力される第2のシフトレジスタの出力が入力される第3のシフトレジスタと、前記クリップ回路の出力が入力される第1の係数器と、前記第2のシフトレジスタの出力が入力される第2の係数器と、前記クリップ回路の出力が入力される第3の係数器と、前記第2のシフトレジスタの出力が入力される

第4の係数器と、前記第3のシフトレジスタの出力が入力される第5の係数器と、前記第1、第2の係数器の出力が入力され、その和出力が前記第1の加算器の第2の入力端子に入力される第2の加算器と、前記第4、第5の係数器の出力が入力される第3の加算器と、前記第3の加算器の出力と前記第3の係数器の出力が入力されその和の出力端子から出力データが出力される第4の加算器と、前記第1、第2の係数器出力および第1第2の加算器のキャリー出力と前段を構成する第3、第4、第5の係数器出力および第3、第4の加算器のキャリー出力と前記入力データと前記第1のシフトレジスタの中間タップ出力が入力されるオーバーフロー検出器とを具備し、前記クリップ回路は前記オーバーフロー検出器の出力にしたがって入力された前記第1のシフトレジスタの出力を正または負の一定値に固定して出力することにある。

[0032]

本発明の他の特徴は、入力データが第1の入力端子に入力される第1の加算器 と、前記加算器の出力が入力される第1のシフトレジスタと、前記シフトレジス **タの出力が入力されるクリップ回路と、前記クリップ回路の出力が入力される第** 2のシフトレジスタと、前記第2のシフトレジスタの出力が入力される第3のシ フトレジスタと、前記クリップ回路の出力が入力される第1の係数器と、前記第 2のシフトレジスタの出力が入力される第2の係数器と、前記クリップ回路の出 力が入力される第3の係数器と、前記第2のシフトレジスタの出力が入力される 第4の係数器と、前記第3のシフトレジスタの出力が入力される第5の係数器と 、前記第1、第2の係数器の出力が入力される第2の加算器と、前記第4、第5 の係数器の出力が入力される第3の加算器と、前記第3の加算器の出力と前記第 3の係数器の出力が入力され、その和出力端子から出力データが出力される第4 の加算器と、前記第2の加算器の出力と制御信号が入力され、その和出力が前記 第1の加算器の第2の入力端子に入力される第5の加算器と、前記第1、第2の 係数器出力および第1、第2、第5の加算器のキャリー出力と前段を構成する第 3、第4、第5の係数器出力および第3、第4の加算器のキャリー出力と前記入 カデータと前記第1のシフトレジスタの中間タップ出力が入力されるオーバーフ ロー検出器とを具備し、前記クリップ回路は前記オーバーフロー検出器の出力に

したがって入力された前記第1のシフトレジスタの出力を正または負の一定値に 固定して出力することにある。

[0033]

本発明の他の特徴は、データ入力端子と、データ出力端子と、オーバーフロー 検出器の出力が入力される第1、第2のオーバーフロー検出信号入力端子と、タ イミング信号が入力される第1、第2の制御信号入力端子と、出力信号を記憶す る第1の記憶手段と、内部信号を記憶する第2の記憶手段とを具備し、前記第1 制御信号入力端子に入力されるタイミング信号がハイレベル(またはローレベル)の期間に前記第1、第2のオーバーフロー検出信号入力端子に入力されるオー バーフロー検出信号がオーバーフローしていないことを表すときにはデータ入力 端子に入力された信号を、正のオーバーフローを表すときには0を、負のオーバ ーフローを表すときには1を前記第1の記憶手段にセットし、前記第1制御信号 入力端子に入力されるタイミング信号がハイレベル(またはローレベル)の期間 に前記オーバーフロー検出信号がオーバーフローしていないことを表すときには 0を、正または負のオーバーフローを表すときには1を前記第2の記憶手段にセ ットし、前記第2制御信号入力端子に入力されるタイミング信号がハイレベル(またはローレベル)の期間に前記第2の記憶手段の内容が1の場合には前記第1 の記億手段にそれまで記憶していた値を論理反転してセットすることを特徴とす る。

[0034]

本発明の他の特徴は、第1から第4のキャリー入力端子と、第1から第5の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1から第5の符号入力端子に入力がそれぞれ接続された第1から第5のインバータと、前記第1から第4のキャリー入力端子および前記第1から第5のインバータの出力に入力がそれぞれ接続された第1から第3の全加算器と、前記第1から第3の全加算器の和出力が入力される第4の全加算器と、前記第1から第3の全加算器のキャリー出力が入力される第5の全加算器と、前記第4の全加算器の出力と前記第5の全加算器の和出力が入力される第6の全加算器と、前記第6の全加算器の出力と前記第5の全加算器のキャリー出力が入力される第7の全加算器

記第4の全加算器の和出力(/Z 0)と前記第6の全加算器の和出力(/Z 1)と前記第7の全加算器の和出力(Z 2)およびキャリー出力(/Z 3)とから論理式 u = / Z 3 ∩ (Z 2 U Z 1 U Z 0)と v = Z 3 ∩ (/ Z 2 U / Z 1 U / Z 0)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする。

[0.035]

本発明の他の特徴は、第1から第4のキャリー入力端子と、第1から第5の符 号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1、第 2の符号入力端子に入力がそれぞれ接続された第1、第2のインバータと、前記 第1から第4のキャリー入力端子および前記第1、第2のインバータの出力に入 力がそれぞれ接続された第1、第2の全加算器と、前記第3から第5の符号入力 端子に入力が接続された第3の全加算器と、前記第3の全加算器の和出力に入力 が接続された第3のインバータと、前記第3の全加算器のキャリー出力に入力が 接続された第4のインバータと、前記第1、第2の全加算器の和出力と第3のイ ンバータの出力が入力される第4の全加算器と、前記第1、第2の全加算器のキ ャリー出力と第4のインバータの出力が入力される第5の全加算器と、前記第4 の全加算器の出力と前記第5の全加算器の和出力が入力される第6の全加算器と 、前記第6の全加算器の出力と前記第5の全加算器のキャリー出力が入力される 第7の全加算器と、前記第4の全加算器の和出力(/Z0)と前記第6の全加算 器の和出力(/Z1)と前記第7の全加算器の和出力(Z2)およびキャリー出 カ (/Z3) とから論理式u=/Z3∩ (Z2UZ1UZ0)とv=Z3∩ (/ Z2U/Z1U/Z0) とにしたがってオーバーフロー検出信号を生成してそれ ぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダ とを具備することを特徴とする。

[0036]

本発明の他の特徴は、第1から第4のキャリー入力端子と、第1から第5の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1から第4のキャリー入力端子に入力がそれぞれ接続された第1から第4のインバータ

と、前記第1から第5の符号入力端子および前記第1から第4のインバータの出力に入力がそれぞれ接続された第1から第3の全加算器と、前記第1から第3の全加算器の和出力が入力される第4の全加算器と、前記第1から第3の全加算器のキャリー出力が入力される第5の全加算器と、前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力が入力される第1の半加算器と、前記第1の半加算器のキャリー出力と前記第5の全加算器のキャリー出力が入力される第2の半加算器と、数値4(二進数0100)から前記第4の全加算の和出力(S0)と第1の半加算器の和出力(S1)と第2の半加算器の和出力(S2)およびキャリー出力(S3)をそれぞれ第0から第3ビットとする二進数を引き算して4ビットの減算結果(Z3、Z2、Z1、Z0)を出力する減算手段と、前記減算手段の出力から論理式 u=/Z3∩(Z2UZ1UZ0)とv=Z3 ∩(/Z2U/Z1U/Z0)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする。

[0037]

本発明の他の特徴は、第1から第4のキャリー入力端子と、第1から第5の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第4のキャリー入力端子に入力が接続された第1のインバータと、前記第1から第3のキャリー入力端子に入力が接続された第1の全加算器と、前記第1から第5の符号入力端子および前記第4のインバータの出力に入力がそれぞれ接続された第2、第3の全加算器と、前記第1の全加算器の和出力に入力が接続された第2のインバータと、前記第1の全加算器のキャリー出力に入力が接続された第3のインバータと、前記第2のインバータの出力および前記第2、第3の全加算器の和出力が入力される第4の全加算器と、前記第3のインバータの出力および前記第2、第3の全加算器のキャリー出力が入力される第5の全加算器と、前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力が入力される第1の半加算器と、前記第1の半加算器のキャリー出力が入力される第2の半加算器のキャリー出力が入力される第5の全加算器のキャリー出力が入力される第1の半加算器の和出力が入力される第2の半加算器のキャリー出力と前記第5の全加算器のキャリー出力が入力される第2の半加算器のキャリー出力と前記第5の全加算器のキャリー出力が入力される第2の半加算器のキャリー出力と前記第5の全加算器のキャリー出力が入力される第2の半加算器と、数値4(二進数0100)から前記第4の全加算の和出力(S0)と第1の半加算器の和出力(S1)と第2の半加算器の和出力

(S2) およびキャリー出力(S3)をそれぞれ第0から第3ビットとする二進数を引き算して4ビットの減算結果(Z3、Z2、Z1、Z0)を出力する減算手段と、前記減算手段の出力から論理式 $u=/Z3\cap(Z2UZ1UZ0)$ と $v=Z3\cap(/Z2U/Z1U/Z0)$ とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする。

[0038]

本発明の他の特徴は、第1から第4のキャリー入力端子と、第1から第5の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1から第5の符号入力端子に入力がそれぞれ接続された第1から第5のインバータと、前記第1から第4のキャリー入力端子および前記第1から5のインバータの出力に入力がそれぞれ接続された第1から第3の全加算器と、前記第1から第3の全加算器の和出力が入力される第4の全加算器と、前記第1から第3の全加算器のキャリー出力が入力される第5の全加算器と、前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力が入力される第1の半加算器と、前記第1の半加算器のキャリー出力と前記第5の全加算器のキャリー出力が入力される第2の半加算器のキャリー出力と前記第5の全加算器の和出力(S1)と前記第2の半加算器の和出力(S2)およびキャリー出力(S3)とから論理式 u = S3 U (S2 \cap S1)と v = / S3 \cap / S2 とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする。

[0039]

本発明の他の特徴は、第1から第4のキャリー入力端子と、第1から第5の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1、第2の符号入力端子に入力がそれぞれ接続された第1、第2のインバータと、前記第1から第4のキャリー入力端子および前記第1、第2のインバータの出力に入力がそれぞれ接続された第1、第2の全加算器と、前記第3から第5の符号入力端子に入力が接続された第3の全加算器と、前記第3の全加算器の和出力に入力が接続された第3のインバータと、前記第3の全加算器のキャリー出力に入力が

接続された第4のインバータと、前記第1、第2の全加算器の和出力と第3のインバータの出力が入力される第4の全加算器と、前記第1、第2の全加算器のキャリー出力と第4のインバータの出力が入力される第5の全加算器と、前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力が入力される第1の半加算器と、前記第1の半加算器のキャリー出力と前記第5の全加算器のキャリー出力が入力される第2の半加算器と、前記第1の半加算器の和出力(S1)と前記第2の半加算器の和出力(S2)およびキャリー出力(S3)とから論理式 u = S3 U (S2 \cap S1)と v = / S3 \cap / S2とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする。

[0040]

本発明の他の特徴は、第1から第4のキャリー入力端子と、第1から第5の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1から第4のインバータと、前記第1から第5の符号入力端子および前記第1から第4のインバータと、前記第1から第5の符号入力端子および前記第1から第4のインバータの出力に入力がそれぞれ接続された第1から第3の全加算器と、前記第1から第3の全加算器の和出力が入力される第4の全加算器と、前記第1から第3の全加算器のキャリー出力が入力される第5の全加算器と、前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力が入力される第1の半加算器と、前記第1の半加算器のキャリー出力が入力される第2の半加算器のキャリー出力と前記第5の全加算器の和出力(S1)と前記第2の半加算器の和出力(S2)およびキャリー出力(S3)とから論理式 u = / S3 \ / S2 と v = S3 \ (S2 \ S1) とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする。

[0041]

本発明の他の特徴は、第1から第4のキャリー入力端子と、第1から第5の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第4のキャリー入力端子に入力が接続された第1のインバータと、前記1から第3のキャ

[0042]

本発明の他の特徴は、第1から第4のキャリー入力端子と、第1から第5の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1から第5の符号入力端子に入力がそれぞれ接続された第1から第5のインバータと、前記第1から第4のキャリー入力端子および前記第1から第5のインバータの出力に入力がそれぞれ接続された第1から第3の全加算器と、前記第1から第3の全加算器の和出力が入力される第4の全加算器と、前記第1から第3の全加算器のキャリー出力が入力される第5の全加算器と、前記第4の全加算器のキャリー出力(P1A)と前記第5の全加算器の和出力(P1B)およびキャリー出力(P2)とから論理式 u=P2∩(P1AUP1B)と v=/P2∩(/P1AU/P1B)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする。

[0043]

本発明の他の特徴は、第1から第4のキャリー入力端子と、第1から第5の符

号入力端子と第1、第2のオーバーフロー検出信号出力端子と前記第1、第2の符号入力端子に入力がそれぞれ接続された第1、第2のインバータと、前記第1から第4のキャリー入力端子および前記第1、第2のインバータの出力に入力がそれぞれ接続された第1、第2の全加算器と、前記第3から第5の符号入力端子に入力が接続された第3の全加算器と、前記第3の全加算器の和出力に入力が接続された第3のインバータと、前記第3の全加算器のキャリー出力に入力が接続された第4のインバータと、前記第1、第2の全加算器の和出力と第3のインバータの出力が入力される第4の全加算器と、前記第1、第2の全加算器のキャリー出力と第4のインバータの出力が入力される第5の全加算器と、前記第4の全加算器のキャリー出力(P1A)と前記第5の全加算器の和出力(P1B)およびキャリー出力(P2)とから論理式 u=P2∩(P1AUP1B)とマ=/P2∩(/P1AU/P1B)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする。

[0044]

本発明の他の特徴は、第1から第4のキャリー入力端子と、第1から第5の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1から第4のキャリー入力端子に入力がそれぞれ接続された第1から第4のインバータと、前記第1から第5の符号入力端子および前記第1から第4のインバータの出力に入力がそれぞれ接続された第1から第3の全加算器と、前記第1から第3の全加算器の和出力が入力される第4の全加算器と、前記第1から第3の全加算器のキャリー出力が入力される第5の全加算器と、前記第4の全加算器のキャリー出力(P1A)と前記第5の全加算器の和出力(P1B)およびキャリー出力(P2)とから論理式u=/P2∩(/P1AU/P1B)とv=P2∩(P1AUP1B)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする。

[0045]

本発明の他の特徴は、第1から第4のキャリー入力端子と、第1から第5の符

号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第4のキャリー入力端子に入力が接続された第1のインバータと、前記第1から第3のキャリー入力端子に入力が接続された第1の全加算器と、前記第1から第5の符号入力端子および前記第1のインバータの出力に入力がそれぞれ接続された第2、第3の全加算器と、前記第1の全加算器の和出力に入力が接続された第2のインバータと、前記第1の全加算器のキャリー出力に入力が接続された第3のインバータと、前記第2のインバータの出力および前記第2、第3の全加算器のキャリー出力が入力される第4の全加算器と、前記第3のインバータの出力および前記第2、第3の全加算器のキャリー出力が入力される第5の全加算器と、前記第4の全加算器のキャリー出力(P1A)と前記第5の全加算器の和出力(P1B)およびキャリー出力(P2)とから論理式 u=/P2∩(/P1AU/P1B)とv=P2∩(P1AUP1B)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする。

[0046]

本発明の他の特徴は、第1、第2のキャリー入力端子と、第1から第3の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1から第3の符号入力端子に入力がそれぞれ接続された第1から第3のインバータと、前記第1、第2のキャリー入力端子および前記第1から第3のインバータの出力に入力がそれぞれ接続された半加算器および第1の全加算器と、前記半加算器の和出力と前記第1の全加算器の和出力とが入力されるアンドゲートと、前記アンドゲートの出力と前記半加算器のキャリー出力と前記第1の全加算器のキャリー出力とが入力されそのキャリー出力が前記第1のオーバーフロー検出信号出力端子に接続される第2の全加算器と、前記第2の全加算器の和およびキャリー出力とが入力されその出力が前記第2のオーバーフロー検出信号出力端子に接続されるノアゲートとを具備することを特徴とする。

[0047]

本発明の他の特徴は、第1、第2のキャリー入力端子と、第1から第3の符号 入力端子と、前記第1、第2のオーバーフロー検出信号出力端子と、前記第1、 第2のキャリー入力端子に入力がそれぞれ接続された半加算器と、前記第1から 第3の符号入力端子に入力がそれぞれ接続された第1の全加算器と、前記第1の 全加算器の和出力に入力が接続された第1のインバータと、前記第1の全加算器 のキャリー出力に入力が接続された第2のインバータと、前記半加算器の和出力 と前記第1のインバータの出力とが入力されるアンドゲートと、前記アンドゲートの出力と前記半加算器のキャリー出力と前記第2のインバータの出力とが入力 されそのキャリー出力が前記第1のオーバーフロー検出信号出力端子に接続され る第2の全加算器と、前記第2の全加算器の和およびキャリー出力とが入力され その出力が前記第2のオーバーフロー検出信号出力端子に接続される とを具備することを特徴とする。

[0048]

本発明の他の特徴は、第1、第2のキャリー入力端子と、第1から第3の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1、第2のキャリー入力端子に入力がそれぞれ接続された第1、第2のインバータと、前記第1、第2のインバータの出力および前記第1から第3の符号入力端子に入力がそれぞれ接続された半加算器および第1の全加算器と、前記半加算器の和出力と前記第1の全加算器の和出力とが入力されるアンドゲートと、前記アンドゲートの出力と前記半加算器のキャリー出力と前記第1の全加算器のキャリー出力とが入力されそのキャリー出力が前記第2のオーバーフロー検出信号出力端子に接続される第2の全加算器と、前記第2の全加算器の和およびキャリー出力とが入力されその出力が前記第1のオーバーフロー検出信号出力端子に接続されるノアゲートとを具備することを特徴とする。

[0049]

本発明の他の特徴は、第1から第3のキャリー入力端子と、第1から第4の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1から第4の符号入力端子に入力がそれぞれ接続された第1から第4のインバータと、前記第1から第3のキャリー入力端子および前記第1から4のインバータの出力のうち6つの端子に入力がそれぞれ接続された第1、第2の全加算器と、前記第1から第3のキャリー入力端子および前記第1から第4のインバータの出力のう

ち前記第1、第2の全加算器のどちらにも接続されていない1つの端子と、前記第1、第2の全加算器の和出力とに入力が接続される第3の全加算器と、前記第1、第2、第3の全加算器のキャリー出力が入力される第4の全加算器と、前記第3の全加算器の和出力(S0)と前記第4の全加算器の和出力(S1)およびキャリー出力(S2)とから論理式u=S2 \cap (S1 \cup S0)とv=/S2 \cap (S1 \cup /S0)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする。

[0050]

本発明の他の特徴は、第1から第3のキャリー入力端子と、第1から第4の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1の符号入力端子に入力が接続された第1のインバータと、前記第1から第3のキャリー入力端子に入力がそれぞれ接続された第1の全加算器と、前記第2から第4の符号入力端子に入力がそれぞれ接続された第2の全加算器と、前記第2の全加算器の和出力に入力が接続された第2のインバータと、前記第2の全加算器のキャリー出力に入力が接続された第3のインバータと、前記第1の全加算器の和出力と前記第1、第2のインバータの出力が入力される第3の全加算器と、前記第1ないし第3の全加算器のキャリー出力と前記第3のインバータの出力が入力される第4の全加算器のキャリー出力と前記第3のインバータの出力が入力される第4の全加算器の和出力(S1)およびキャリー出力(S2)とから論理式 u = S2 \(\text{CS1}\) US0)と v = \(\text{CS1}\) (\(\text{CS1}\) (\(\

[0051]

本発明の他の特徴は、第1から第3のキャリー入力端子と、第1から第4の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1から第3のキャリー入力端子に入力がそれぞれ接続された第1から第3のインバータと、前記第1から第3のインバータの出力および前記第1から第4の符号入力端子のうち6つの端子に入力がそれぞれ接続された第1、第2の全加算器と、前記

第1から第3のインバータの出力および前記第1から第4の符号入力端子のうち前記第1、第2の全加算器のどちらにも接続されていない1つの端子と前記第1、第2の全加算器の和出力とに入力が接続される第3の全加算器と、前記第1、第2、第3の全加算器のキャリー出力が入力される第4の全加算器と、前記第3の全加算器の和出力(S0)と前記第4の全加算器の和出力(S1)およびキャリー出力(S2)とから論理式u=/S2∩(/S1U/S0)とv=S2∩(S1US0)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする。

[0052]

本発明の他の特徴は、第1から第3のキャリー入力端子と、第1から第4の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1から第3のキャリー入力端子に入力がそれぞれ接続された第1の全加算器と、前記第2から第4の符号入力端子に入力が接続された第1のインバータと、前記第1の全加算器の和出力に入力が接続された第1のインバータと、前記第1の全加算器のキャリー出力に入力が接続された第2のインバータと、前記第2の全加算器の和出力と前記第1の符号入力端子と前記第1のインバータの出力が入力に接続される第3の全加算器と、前記第2、第3の全加算器のキャリー出力と前記第2のインバータの出力が入力される第4の全加算器と、前記第3の全加算器の和出力(S0)と前記第4の全加算器の和出力(S1)およびキャリー出力(S2)とから論理式 $u=/S2\cap(/S1U/S0)$ と $v=S2\cap(S1US0)$ とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする。

[0053]

本発明の他の特徴は、第1から第5のキャリー入力端子と、第1から第5の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1から第5の符号入力端子に入力がそれぞれ接続された第1から第5のインバータと、前記第2から第4のキャリー入力端子および前記第1から第5のインバータの出

力に入力がそれぞれ接続された第1から第3の全加算器と、前記第1から第3の全加算器の和出力が入力される第4の全加算器と、前記第1から第3の全加算器のキャリー出力が入力される第5の全加算器と、前記第1のキャリー入力端子と前記第4の全加算器の和出力とが入力に接続されたアンドゲートと、前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力とが入力される半加算器と、前記アンドゲートの出力(P1A)と前記半加算器の和出力(P1B)およびキャリー出力(P2A)と前記第5の全加算器のキャリー出力(P2B)とから論理式u=(P2B∩P2A)U[(P1AUP1B)]とv=/P2B∩/P2A∩(/P1AU/P1B)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする。

[0054]

本発明の他の特徴は、第1から第5のキャリー入力端子と、第1から第5の符 号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1、第 2の符号入力端子に入力がそれぞれ接続された第1、第2のインバータと、前記 第2から第4のキャリー入力端子および前記第1、第2のインバータの出力に入 力がそれぞれ接続された第1第2の全加算器と、前記第3から第5の符号入力端 子に入力が接続された第3の全加算器と、前記第3の全加算器の和出力に入力が 接続された第3のインバータと、前記第3の全加算器のキャリー出力に入力が接 続された第4のインバータと、前記第1、第2の全加算器の和出力と第3のイン バータの出力が入力される第4の全加算器と、前記第1、第2の全加算器のキャ リー出力と第4のインバータの出力が入力される第5の全加算器と、前記第1の キャリー入力端子と前記第4の全加算器の和出力とが入力に接続されたアンドゲ ートと、前記第4の全加算器のキャリー出力と前記第5の全加算器の和出力とが 入力される半加算器と、前記アンドゲートの出力(P1A)と前記半加算器の和 出力(P1B)およびキャリー出力(P2A)と前記第5の全加算器のキャリー 出力 (P2B) とから論理式 u= (P2B∩P2A) U [(P1AUP1B)] ロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出 力端子から出力するデコーダとを具備することを特徴とする。

[0055]

本発明の他の特徴は、第1から第3のキャリー入力端子と、第1から第3の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1から第3の符号入力端子に入力がそれぞれ接続された第1から第3のインバータと、前記第1から第3のキャリー入力端子および前記第1から第3のインバータの出力に入力がそれぞれ接続された第1、第2の全加算器と、前記第1の全加算器の和出力と前記第2の全加算器の和出力とが入力されるアンドゲートと、前記アンドゲートの出力と前記第1、第2の全加算器のキャリー出力とが入力され、そのキャリー出力が前記第1のオーバーフロー検出信号出力端子に接続される第3の全加算器と、前記第3の全加算器の和およびキャリー出力とが入力されその出力が前記第2のオーバーフロー検出信号出力端子に接続されるノアゲートとを具備することを特徴とする。

[0056]

本発明の他の特徴は、第1から3のキャリー入力端子と第1から第3の符号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1から第3のキャリー入力端子に入力がそれぞれ接続された第1の全加算器と、前記第1から第3の符号入力端子に入力がそれぞれ接続された第2の全加算器と、前記第2の全加算器の和出力に入力が接続された第1のインバータと、前記第2の全加算器のキャリー出力に入力が接続された第2のインバータと、前記第1の全加算器の和出力と前記第1のインバータの出力とが入力されるアンドゲートと、前記アンドゲートの出力と前記第1の全加算器のキャリー出力と前記第2のインバータの出力が入力され、そのキャリー出力が前記第1のオーバーフロー検出信号出力端子に接続される第3の全加算器と、前記第3の全加算器の和およびキャリー出力とが入力され、その出力が前記第2のオーバーフロー検出信号出力端子に接続されるプアゲートとを具備することを特徴とする。

[0057]

本発明の他の特徴は、第1から第4のキャリー入力端子と、第1から第4の符 号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1から 第4のキャリー入力端子に入力がそれぞれ接続された第1から第4のインバータと、前記第1から第4の符号入力端子および前記第1から第4のインバータの出力に入力がそれぞれ接続された第1、第2の全加算器および半加算器と、前記第1、第2の全加算器の和出力と前記半加算器の和出力が入力される第4の全加算器と、前記第1、第2の全加算器のキャリー出力と前記半加算器のキャリー出力が入力される第5の全加算器と、前記第4の全加算器のキャリー出力(P1A)と前記第5の全加算器の和出力(P1B)およびキャリー出力(P2)とから論理式u=/P2∩(/P1AU/P1B)とマ=P2∩(P1AUP1B)とにしたがってオーバーフロー検出信号を生成してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力するデコーダとを具備することを特徴とする。

[0058]

本発明の他の特徴は、第1から第4のキャリー入力端子と、第1から第4の符 号入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第4のキ ャリー入力端子に入力が接続された第1のインバータと、前記第1から第3のキ ャリー入力端子に入力がそれぞれ接続された第1の全加算器と、前記第1から第 3の符号入力端子に入力がそれぞれ接続された第2の全加算器と、前記第1のイ ンバータ出力と前記第4の符号入力端子が入力に接続された半加算器と、前記第 1の全加算器の和出力に入力が接続された第2のインバータと、前記第1の全加 算器のキャリー出力に入力が接続された第3のインバータと、前記第2のインバ - タの出力と前記第2の全加算器の和出力と前記半加算器の和出力が入力される 第4の全加算器と、前記第3のインバータの出力と前記第2の全加算器のキャリ ー出力と前記半加算器のキャリー出力が入力される第5の全加算器と、前記第4 の全加算器のキャリー出力 (P1A) と前記第5の全加算器の和出力 (P1B) およびキャリー出力(P2)とから論理式u=/P2∩(/P1AU/P1B) とv=P2∩(P1AUP1B)とにしたがってオーバーフロー検出信号を生成 してそれぞれを前記第1、第2のオーバーフロー検出信号出力端子から出力する デコーダとを具備することを特徴とする。

[0059]

本発明の他の特徴は、複数のキャリー入力端子と、複数の符号入力端子と、第 1、第 2 のデータビット入力端子と、第 1、第 2 のオーバーフロー検出信号出力 端子とを具備し、前記複数のキャリー入力端子と符号入力端子に入力される信号 から検出されたオーバーフロー信号がオーバーフローを示している場合にはこれ を出力し、オーバーフローを示していない場合には前記第 1、第 2 のデータビット入力端子に入力される第 1、第 2 のデータビット(k、1)にしたがって第 1 データビットが 0 で第 2 データビットが 1 (k=0、1=1)のときに正のオーバーフローに、第 1 データビットが 1 で第 2 データビットが 0 (k=1、1=0)のときに負のオーバーフローに相当する検出信号を出力することを特徴とする

[0060]

本発明の他の特徴は、第1、第2のデータビット入力端子と、第1から第4の キャリー入力端子と、第1から第5の符号化入力端子と、前記第1から第5の符 **号入力端子に入力がそれぞれ接続された第1から第5のインバータと、前記第1** から第4のキャリー入力端子および前記第1から第5のインバータの出力に入力 がそれぞれ接続された第1から第3の全加算器と、前記第1から第3の全加算器 の和出力が入力される第4の全加算器と、前記第1から第3の全加算器のキャリ ー出力が入力される第5の全加算器と、前記第4の全加算器のキャリー出力(P 1A)と前記第5の全加算器の和出力(P1B)およびキャリー出力(P2)と から論理式u=P2∩(P1AUP1B)とv=/P2∩(/P1AU/P1B)とにしたがってその第1、第2の出力を生成するデコーダと、前記第1のデー タビット入力端子に入力が接続された第6のインバータと、前記第2のデータビ ット入力端子に入力が接続された第7のインバータと、前記デコーダの第1の出 力が入力される第8のインバータと、前記デコーダの第2の出力が入力される第 9のインバータと、前記第6のインバータの出力と第2のデータビット入力端子 と第9のインバータの出力に入力が接続された第1のアンドゲートと、前記第7 のインバータの出力と第1のデータビット入力端子と第8のインバータの出力に 入力が接続された第2のアンドゲートと、前記第1のアンドゲートの出力とデコ - ダの第1の出力が入力され、正のオーバーフロー検出信号を出力する第1のオ アゲートと、前記第2のアンドゲートの出力とデコーダの第2の出力が入力され、負のオーバーフロー検出信号を出力する第2のオアゲートとを具備することを 特徴とする。

[0061]

本発明の他の特徴は、第1、第2のデータビット入力端子と、第1から第4の キャリー入力端子と、第1から第5の符号化入力端子と、前記第1、第2の符号 入力端子に入力がそれぞれ接続された第1、第2のインバータと、前記第1から 第4のキャリー入力端子および前記第1、第2のインバータの出力に入力がそれ ぞれ接続された第1、第2の全加算器と、前記第3から第5の符号入力端子に入 力が接続された第3の全加算器と、前記第3の全加算器の和出力に入力が接続さ れた第3のインバータと、前記第3の全加算器のキャリー出力に入力が接続され た第4のインバータと、前記第1、第2の全加算器の和出力と第3のインバータ の出力が入力される第4の全加算器と、前記第1、第2の全加算器のキャリー出 力と第4のインバータの出力が入力される第5の全加算器と、前記第4の全加算 器のキャリー出力(P1A)と前記第5の全加算器の和出力(P1B)およびキ ャリー出力 (P2) とから論理式u=P2∩ (P1AUP1B) とv=/P2∩ (/P1AU/P1B) とにしたがってその第1、第2の出力を生成するデコー ダと、前記第1のデータビット入力端子に入力が接続された第5のインバータと 、前記第2のデータビット入力端子に入力が接続された第6のインバータと、前 記デコーダの第1の出力が入力される第7のインバータと、前記デコーダの第2 の出力が入力される第8のインバータと、前記第5のインバータの出力と第2の データビット入力端子と第8のインバータの出力に入力が接続された第1のアン ドゲートと、前記第6のインバータの出力と第1のデータビット入力端子と第7 のインバータの出力に入力が接続された第2のアンドゲートと、前記第1のアン ドゲートの出力とデコーダの第1の出力が入力され正のオーバーフロー検出信号 を出力する第1のオアゲートと、前記第2のアンドゲートの出力とデコーダの第 2の出力が入力され負のオーバーフロー検出信号を出力する第2のオアゲートと を具備することを特徴とする。

[0062]

本発明の他の特徴は、第1、第2のデータビット入力端子と、第1から第5の キャリー入力端子と、第1から第5の符号化入力端子と、前記第1から第5の符 号入力端子に入力がそれぞれ接続された第1から第5のインバータと、前記第2 から第4のキャリー入力端子および前記第1から第5のインバータの出力に入力 がそれぞれ接続された第1から第3の全加算器と、前記第1から第3の全加算器 の和出力が入力される第4の全加算器と、前記第1から第3の全加算器のキャリ ー出力が入力される第5の全加算器と、前記第1のキャリー入力端子と前記第4 の全加算器の和出力とが入力に接続された第1のアンドゲートと、前記第4の全 加算器のキャリー出力と前記第5の全加算器の和出力とが入力される半加算器と 、前記第1のアンドゲートの出力(P1A)と前記半加算器の和出力(P1B) およびキャリー出力(P2A)と前記第5の全加算器のキャリー出力(P2B) とから論理式u=(P2B∩P2A)U[(P2BUP2A)∩(P1AUP1 B)] $\forall v = /P2B \cap /P2A \cap (/P1AU/P1B)$ とにしたがってその 第1、第2の出力を生成するデコーダと、前記第1のデータビット入力端子に入 力が接続された第6のインバータと、前記第2のデータビット入力端子に入力が 接続された第7のインバータと、前記デコーダの第1の出力が入力される第8の インバータと、前記デコーダの第2の出力が入力される第9のインバータと、前 記第6のインバータの出力と第2のデータビット入力端子と第9のインバータの 出力に入力が接続された第2のアンドゲートと、前記第7のインバータの出力と 第1のデータビット入力端子と第8のインバータの出力に入力が接続された第3 のアンドゲートと、前記第2のアンドゲートの出力とデコーダの第1の出力が入 力され正のオーバーフロー検出信号を出力する第1のオアゲートと、前記第3の アンドゲートの出力とデコーダの第2の出力が入力され負のオーバーフロー検出 信号を出力する第2のオアゲートとを具備することを特徴とする。

[0063]

本発明の他の特徴は、第1、第2のデータビット入力端子と、第1から第5のキャリー入力端子と、第1から第5の符号化入力端子と、第1、第2のオーバーフロー検出信号出力端子と、前記第1、第2の符号入力端子に入力がそれぞれ接続された第1、第2のインバータと、前記第2から第4のキャリー入力端子およ

び前記第1、第2のインバータの出力に入力がそれぞれ接続された第1、第2の 全加算器と、前記第3から第5の符号入力端子に入力された第3の全加算器と、 前記第3の全加算器の和出力に入力が接続された第3のインバータと、前記第3 の全加算器のキャリー出力に入力が接続された第4のインバータと、前記第1、 第2の全加算器の和出力と第3のインバータの出力が入力されると第4の全加算 器と、前記第1、第2の全加算器のキャリー出力と第4のインバータの出力が入 力される第5の全加算器と、前記第1のキャリー入力端子と前記第4の全加算器 の和出力とが入力に接続された第1のアンドゲートと、前記第4の全加算器のキ ャリー出力と前記第5の全加算器の和出力とが入力される半加算器と、前記第1 のアンドゲートの出力 (P1A) と前記半加算器の和出力 (P1B) およびキャ リー出力(P2A)と前記第5の全加算器のキャリー出力(P2B)とから論理 式u= (P2B∩P2A) U [(P2BUP2A) ∩ (P1AUP1B)] とv $=/P2B \cap /P2A \cap (/P1AU/P1B)$ とにしたがってその第1、第2 の出力を生成するデコーダと、前記第1のデータビット入力端子に入力が接続さ れた第5のインバータと、前記第2のデータビット入力端子に入力が接続された 第6のインバータと、前記デコーダの第1の出力が入力される第7のインバータ と、前記デコーダの第2の出力が入力される第8のインバータと、前記第5のイ ンバータの出力と第2のデータビット入力端子と第8のインバータの出力に入力 が接続された第2のアンドゲートと、前記第6のインバータの出力と第1のデー タビット入力端子と第7のインバータの出力に入力が接続された第3のアンドゲ ートと、前記第2のアンドゲートの出力とデコーダの第1の出力が入力され正の オーバーフロー検出信号を出力する第1のオアゲートと、前記第3のアンドゲー トの出力とデコーダの第2の出力が入力され負のオーバーフロー検出信号を出力 する第2のオアゲートとを具備することを特徴とする。

[0064]

本発明は、直列演算方式によりフィルタ処理を行うディジタルバイカッドフィルタにおいて、全ての係数器の出力と加算器のキャリー(桁上げ)出力とから全てのピットに亙ってオーバーフローを検出し、内部遅延の出口で、検出結果に応じて、信号を正または負の最大値にクリップする処理を実行することにより、オ

ーバーフロー振動を防止している。

[0065]

【発明の実施の形態】

以下、本発明の実施の形態を図面に基づいて説明する。図1は、本発明のディジタルフィルタの第1の実施形態に係る構成を示したブロック図である。

[0066]

図1において、ディジタル(バイカッド)フィルター100は、アンドゲート 6、シフトレジスタ7a、7b、7c、係数器8a、8b、8c、8d、8e、 加算器9a、9b、9c、9d、クリップ回路10、オーバーフロー検出器11 を有し、このようなディジタル(バイカッド)フィルターが横方向に多段に接続 されている。

[0067]

これらのうち、例えば、係数器8a、8b、8c、8d、8eには図22に示すような回路が用いられ、加算器9a、9b、9c、9dには図23に示すような回路が用いられ、シフトレジスタ7a、7b、7cには図24に示すような回路が用いられている。

[0068]

図22は上記した本発明の第1の実施形態に用いられる係数器の構成例である。図22で、6はアンドゲート、16はインバータ、17は全加算器、21はオアゲート、24はエクスクルーシブオア(排他的論理和)ゲート、25は1ビットレジスタ、26はナンドゲートである。また、X5からX0は係数、Yはデータ入力、Sは符号補正信号入力、Rはリセット信号入力、Pはデータ出力である

[0069]

図23は上記した本発明の第1の実施形態に用いられる加算器の構成例である。図23で、6はアンドゲート、17は全加算器、25は1ビットレジスタである。また、A、Bはデータ入力、Rはリセット入力、Sは和出力、DCはキャリー(桁上げ)出力である。このキャリーは、全加算器17のキャリー出力を1ビットレジスタ25によって1クロックサイクルだけ遅延したものである。

[0070]

図24は上記した本発明の第1の実施形態に用いられるシフトレジスタの例で ある。図24で、25は1ビットレジスタある。また、Dは入力、Qは出力で、 図はNビットの場合を示している。

[0071]

図22~図24の回路で用いられる1ビットレジスタ25には、図25に示す 回路を用いることができる。

[0072]

図25は上記した本発明の第1の実施形態に用いられる1ビットレジスタの回路例である。図25で、16はインバータ、27はクロックドインバータである。また、Dはデータ入力、Qはデータ出力、φ、/φはそれぞれ、クロックとその反転信号である。

[0073]

図22、23で用いられるの全加算器には、例えば図27に示すものを用いることができる。図27で、6はアンドゲート、21はオアゲート、24はエクスクルーシブオアゲートである。また、A、Bはデータ入力、CIはキャリー入力、Sは和出力、COはキャリー出力である。

[0074]

次に本実施形態の動作について説明する。図1において、信号m、n、o、p、r、sは制御信号である。図に示した入力データ、出力データと、制御信号のタイミングは、データと係数それぞれのビット長によって異なる。データが10ビット、係数が6ビットの場合のタイミングを図30に示す。

[0075]

図30は第1の実施形態における入力データ、出力データと、制御信号のタイミングを示す図である。この図の例では、データが10ビット、係数が6ビットの場合の例であり、データの整数部が4ビット、係数の整数部が2ビットの場合である。出力データは、入力データに対して、[データ長1+[係数の小数部の長さ]だけ遅れている。

[0076]

図1の破線内が、ディジタル(バイカッド)フィルタ(単にバイカッドと称することもある)100を構成している。バイカッドは、多段に縦続接続して用いられることが多いため、図には、前後の段のバイカッド回路の一部も示してある。バイカッド100内部では、クリップ回路10の出力wとシフトレジスタ7bの出力に、それぞれ係数器8a、8bによって、予め定められた係数が乗じられ、それらの出力は加算器9aで加算される。加算器9aの出力と入力データとは加算器9dで加算される。加算器9dの出力は、アンドゲート6によって、制御信号mと論理和をとられ、シフトレジスタ7aへと入力される。制御信号mは、加算器9dの出力から、データ長に等しい長さのビット列を切り出す役目をしている。

[0077]

この部分の回路は、係数器に採用する回路によって異なり、図22以外の係数器を用いた場合は、アンドゲートのような単純な回路にならないこともある。シフトレジスタ7aの出力tは、クリップ回路10に入力される。また、クリップ回路10の出力wとシフトレジスタ7bの出力、それにシフトレジスタ7cの出力には、それぞれ係数器8c、8d、8eによって、予め定められた係数が乗じられ、8dと8eの出力は加算器9cで、係数器8cの出力と加算器9cの出力とは加算器9bで加算され、出力データとして次の段に送られる。クリップ回路10には、例えば、図21に示す回路が用いられる。

[0078]

図21は上記した本発明の第1の実施形態に用いられるクリップ回路の回路構成例を示した回路図である。図21で、6はアンドゲート、16はインバータ、21はオアゲート、24はエクスクルーシブオアゲート、25は1ビットレジスタである。また、tは入力信号、Wは出力信号、uとvは、それぞれ正負のオーバーフロー検出信号、n、o、p、sは図30に示したタイミングで変化する制御信号である。

[0079]

クリップ回路10は、バイカッド100の動作開始前に、制御信号pによって 初期化され、出力wは0 (ローレベル) になっている。バイカッド100が動作 を開始すると、出力wは入力 t を 1 クロックサイクル遅らせたものになる。制御信号 o が 1 (ハイレベル) になっている期間に、正負のオーバーフロー検出信号 u、 v が評価される。ここで、 u = 1 且つ v = 0 のとき、正のオーバーフローを検出したことを示し、 u = 0 且つ v = 1 のとき、負のオーバーフローを検出したことを示している。

[0080]

- (a) u = v = 0 のときには w = t、
- (c) u = 0 $\Rightarrow 0$ v = 1 $\Rightarrow 0$

に次のクロックφの立ち上がりでセットされる。u=v=1の組み合わせは禁止されているが、図21の回路では、上記(b)に等しい操作が行われる。上記(a)の操作が行われた場合は、制御信号oが再び立ち上がるまで、出力wは入力tを1クロックサイクル遅らせたものになる。上記(b)または(c)の操作が行われた場合は、制御信号nが1になると、次のクロックの立ち上がりでwの値が反転され、制御信号sが1になった後、クロックの立ち上がりに同期してw=0にリセットされる。

[0081]

このクリップ回路10の作用によって、信号wは、正のオーバーフロー時には 正の最大値に、負のオーバーフロー時には負の最大値に、強制的にクリップされる。

[0082]

上記オーバーフロー検出信号 u、 v は、オーバーフロー検出器 1 1 によって生成される。オーバーフロー検出器には、係数器 8 a、 8 b の出力(直列演算なので、出力は 1 本だけであるが、並列演算の場合はM S B だけを取り出す) a、 b と、加算器 9 a のキャリー出力 f と、加算器 9 d のキャリー出力 i と、前段のバイカッドの係数器 8 c、 8 d、 8 e の出力(並列処理のときはM S B) c、 d、 e と、同じく前段の加算器 9 b、 9 c のキャリー出力 g、 h とが入力されている。これら全ての入力をデコードして、正負のオーバーフロー検出信号 u、 v を得る。

[0083]

次にオーバーフロー検出の原理について述べる。2の補数表現では、符号ビット (MSB) が0のとき正の数、1のとき負の数である。一方、2の補数表現された2数を加算する場合、MSBのすぐ下の桁からのキャリーは、1のとき正の重みを持っており、0のときは文字通り0である。つまり、符号ビットとキャリーとでは、数値0、1に対して、正負の重みづけが逆になっている。そこで、符号ビット若しくはキャリーのどちらか一方を反転して加算し、ある一定のオフセットを加算するか、またはそれから引き算すれば、符号ビットと、それよりも上位のビットの加算結果がオーバーフローなしに求められる。

[0084]

まず、符号ビットを反転する場合を考える。図1に示したオーバーフロー検出器11の入力のうち、a、b、c、d、eを反転して、また、f、g、h、iをそのまま加算する。符号ビットに対する重み付けは、本来(-1)だから、オフセットはこの場合(-5)になる。このことを、式を用いて、

$$S = /a + /b + /c + /d + /e + f + g + h + i$$
 [1]
 $Z = S - 5$ [2]

のように表す。ここで、Sを単純和、Zを真の和と呼ぶことにする。入力が全部で9個なので、SとZは4ビットの数である。SとZの各ビットをMSBから、S3、S2、S1、S0そしてZ3、Z2、Z1、Z0のように表す。

[0085]

図37は、第1の実施形態における単純和S、真の和Zと、オーバーフローとの関係を示す表図である。

[0086]

この表 1 から、真の和 Z からオーバーフロー検出信号 u 、 v を求める論理式 (ブール代数による式) は、次のようである。

[0087]

$$u = /Z 3 \cap (Z 2 \cup Z 1 \cup Z 0)$$
 [3]
 $v = Z 3 \cap (/Z 2 \cup /Z 1 \cup /Z 0)$ [4]

図5は上記した本発明の第1の実施形態に用いられるオーバーフロー検出器1

1の構成例を示した回路図である。図5で、6はアンドゲート、15はオアゲート、16はインバータ、17は全加算器である。この回路は、ワレスのツリー回路(Wallace's Tree)とデコーダとを組み合わせたものである。この回路はワレスツリーによって、入力a、b、c、d、eの反転信号と入力f、g、h、iとオフセット(-5)を足し合わせて、真の和Zを得た後、図37の表1の組合せにしたがって、Zをデコードし、正負のオーバーフロー検出信号 u、vを得ている。(-5)を加算するには、その2の補数表現1101を足せばよいのであるが、加算すべきビットを反転して加算結果とし、反転前の、そのビット自身をキャリーとして上位桁に渡すことによって、(-5)という値を回路に与えることなく、オフセットの加算を可能にしている。

[0088]

図6は上記した本発明の第1の実施形態に用いられるオーバーフロー検出器11の他の構成例を示した回路図である。図6は、図5で破線で囲んで示した3個のインバータと全加算器の組合せ18を、全加算器とインバータ2個の組合せ19で置き換えたものである。18と19とが等価であることは、真理値表を書いてみれば明らかであるが、全加算器17が入力A、B、Cのなかにある1の数を数える回路であることを思い起こすと、入力を反転して与えれば、こんどは、反転前の入力のなかにある0の数を数えることになる。入力は3つあるので、反転せずに入力を与えて、出力を3から引き算すれば等価な回路となる。3から2ビットの2進数を引き算することは、その1の補数をとることに等しく、これは各ビットを反転することにほかならない。よって、18と19とは等価である。

[0089]

今度は、キャリーを反転する場合を考える。図1に示したオーバーフロー検出器11の入力のうち、a、b、c、d、eをそのまま、また、f、g、h、iを反転して加算する。キャリーに対する重み付けは1だから、オフセットはこの場合4になる(反転したキャリーの和が0のとき、じつは4の重み)。また、符号ビットの重みは(-1)だから、和を符号反転してオフセットを加える。このことを、式をもちいて、

S' = a + b + c + d + e + / f + / g + / h + / i [5]

Z = (-S') + 4 = 4 - S'

[6]

のように表す。ここでもまた、S' を単純和、Z を真の和と呼ぶことにする。入力が全部で 9 個なので、S' とZ は 4 ビットの数である。S' とZ の各ビットをMSB から、S 3 1 , S 2 1 , S 1 1 , S 0 1 そして Z 1 , Z 2 1 , Z 2 のように表す。

[0090]

図38に示した表2は、第1の実施形態における単純和S'、真の和Zと、オーバーフローとの関係を示す表である。この表2から、真の和Zからオーバーフロー検出信号 u、 v を求める論理式は、上に示した式[3]、[4]のようであることがわかる。

[0091]

図7は上記した本発明の第1の実施形態に用いられるオーバーフロー検出器11の例である。図7で、6はアンドゲート、15はオアゲート、16はインバータ、17は全加算器、20は半加算器である。ここで、半加算器20には、例えば、図28に示す回路を用いることができる。

[0092]

図28は上記した本発明の第1の実施形態に用いられる半加算器の構成例である。図28で、6はアンドゲート、24はエクスクルーシブオアゲートである。

[0093]

図7の回路も、ワレスツリーとデコーダとを組み合わせたものである。この回路はワレスツリーによって、入力 a、b、c、d、eと入力f、g、h、iの反転信号とを足し合わせ、これを4から引き算して真の和乙を得た後、表2の組合せにしたがって、乙をデコードし、正負のオーバーフロー検出信号u、vを得ている。数値4から単純和S'を減算するには、単純和S'の2の補数をとり、4寸なわち2進数0100を足せばよいのであるが、2の補数をとるには、もとの数を反転して1を足せばよいことから、単純和S'を反転して、数値5=4+1を足している。数値5の加算は、上で説明した方法を用いているので、回路に数値5を直接与えることなく行われる。なお、図の破線で囲んだ部分18は、図6の19と置き換えても等価である。

[0094]

今まで説明したオーバーフロー検出器は、真の和乙からオーバーフローを検出していた。しかし、表1または表2を見ると、Sと乙、またはS'とZの値どうしは、互いに1対1に対応していることがわかる。このことから、真の和乙ではなく、単純和SまたはS'をデコードしでも、オーバーフロー検出が可能なことがわかる。

[0095]

表1から、単純和Sからオーバーフロー検出信号u、vを求める論理式は、次のようである。

[0096]

 $u = S 3 U (S 2 \cap S 1)$

[7]

 $v = / S \cdot 3 \cap / S \cdot 2$

[8]

表2から、単純和S からオーバーフロー検出信号 u、 v を求める論理式は、 次のようである。

[0097]

 $u = /S3' \cap /S2'$

[9]

 $v = S3' \cup (S2' \cap S1')$

[10]

図8は第1の実施形態に使用されるオーバーフロー検出器11の別の例である。図8で、6はアンドゲート、16はインバータ、17は全加算器、20は半加算器、21はオアゲート、22はノアゲートである。

[0098]

図8の回路は、符号ビットを反転する方式のもので、式 [2] の真の和Zの代わりに、式 [1] の単純和Sをデコードして正負のオーバーフロー検出信号 u、vを得ている。なお、図の破線で囲んだ部分19は、図5の18と置き換えても等価である。

[0099]

図9は上記した本発明の第1の実施形態に用いられるオーバーフロー検出器1 1の構成例である。図9で、6はアンドゲート、16はインバータ、17は全加 算器、20は半加算器、21はオアゲート、22はノアゲートである。 [0100]

図9の回路は、キャリーを反転する方式のもので、式 [6]の真の和Zの代わりに、式 [5]の単純和S'をデコードして正負のオーバーフロー検出信号 u、vを得ている。なお、図の破線で囲んだ部分19は、図5の18と置き換えても等価である。

[0101]

さて、図8で、記号P2、P1B、P1A、P0で表した信号は、単純和Sを得る前の冗長2進数である。これらの冗長2進信号をデコードしてもオーバーフローは検出可能である。

[0102]

図39に示した表3は、図8における冗長2進信号P2、P1B、P1A、P0とオーバーフローとの関係を示す表である。

[0103]

表3から、冗長2進信号P2、P1B、P1A、P0からオーバーフロー検出信号u、vを求める論理式は、次のようである。

[0104]

 $u = P 2 \cap (P 1 B \cup P 1 A)$

[11]

 $v = /P2 \cap (/P1BU/P1A)$

Γ127

図10は上記した本発明の第1の実施形態に用いられるオーバーフロー検出器 11の他の構成例である。図10で、6はアンドゲート、16はインバータ、1 7は全加算器、21はオアゲート、22はノアゲートである。

[0105]

図10で示した回路は、符号ビットを反転する方式のもので、式[1]の単純和Sの代わりに、図39に示した表3の冗長2進信号P2, P1B, P1A, P0をデコードして正負のオーバーフロー検出信号u、vを得ている。なお、図の破線で囲んだ部分19は、図5の18と置き換えても等価である。

[0106]

図40で示した表4は、図9における冗長2進信号P2′、P1B′、P1A′、P0′、とオーバーフローとの関係を示す表である。

[0107]

この表4から、冗長2進信号P2′、P1B′、P1A′、P0′からオーバーフロー検出信号u、vを求める論理式は、次のようである。

[0108]

 $u = / P 2 ' \cap (/ P 1 B ' U / P 1 A ')$ [13]

 $v = P2' \cap (P1B'UP1A')$ [14]

図11は上記した本発明の第1の実施形態に用いられるオーバーフロー検出器 11の他の構成例である。図11で、6はアンドゲート、16はインバータ、1 7は全加算器、21はオアゲート、22はノアゲートである。

[0109]

図11の回路は、キャリーを反転する方式のもので、式 [5] の単純和S´の代わりに、図40の表4の冗長2進信号P2´、P1B´、P1A´、P0´をデコードして正負のオーバーフロー検出信号u、vを得ている。なお、図の破線で囲んだ部分19は、図5の18と置き換えても等価である。

[0110]

ところで、すでに述べたように、バイカッドは、多段に縦続接続されて用いられることが多いのであるが、単独で用いられた場合、または多段接続された初段のバイカッドには、前段からのオーバーフロー検出用入力信号 c、 d、 e、 g、 hが存在しない。この場合、図1のオーバーフロー検出器11に入力されている9本の信号のうち、d、 e、 g、 hを0にし、cとして入力データを与えれば、オーバーフローが正確に検出できる。通常、d、 e、 g、 hを0にする操作は、これらの信号線をGND(接地)レベルに接続することで実現される。

[0111]

また、バタワースフィルタのような全極型のフィルタでは、係数器 8 d 、 8 e が不用であるため、オーバーフロー検出用入力信号 d 、 e 、 g 、 h を省略できる。この場合も上と同様の操作を行う。この場合、信号 c は、入力データと等しい

[0112]

しかし、初段バイカッド専用のオーバーフロー検出器を用意すれば、検出器の

回路規模を削減できる。

[0113]

図12は上記した本発明の第1の実施形態に用いられるオーバーフロー検出器 11の他の構成例である。図12で、6はアンドゲート、16はインバータ、1 7は全加算器、20は半加算器、22はノアゲートである。

[0.114]

図12の回路は、初段バイカッド専用のオーバーフロー検出器であり、全極型フィルタにも応用できる。オーバーフローは、信号a、b、c、f、iから検出され、他の信号は不要である。なお、図の破線で囲んだ部分19は、図5の18と置き換えても等価である。

[0115]

図13は上記した本発明の第1の実施形態に使用されるオーバーフロー検出器 11の他の例である。図13で、6はアンドゲート、16はインバータ、17は 全加算器、20は半加算器、22はノアゲートである。

[0116]

図13の回路は、初段バイカッド専用のオーバーフロー検出器であり、全極型フィルタにも応用できる。オーバーフローは、信号 a 、 b 、 c 、 f 、 i から検出され、他の信号は不要である。

[0117]

多段に縦続接続されたバイカッドで実現されるフィルタの次数は、偶数であるとは限らない。この場合、通常最後の段の係数器 8 b、 8 e の係数を 0 にして、バイカッドの実効的な次数を 1 次にする。しかし、これらの係数器を省略して、最終段バイカッドの回路規模を削減する場合もある。

[0118]

このときには、内部で発生するオーバーフロー検出用入力信号 b と f が存在しない。前段は 2 次バイカッドであるから、他のオーバーフロー検出用入力信号は、全て存在する。この場合、図 1 のオーバーフロー検出器 1 1 に入力されている 9 本の信号のうち、 b、 f を 0 にすれば、オーバーフローが正確に検出できる。 通常、 b、 f を 0 にする操作は、これらの信号線を G N D (接地) レベルに接続

することで実現される。この場合も、1次の最終段専用のオーバーフロー検出器 を用意すれば、検出器の回路規模を削減できる。

[0119]

図14は上記した本発明の第1の実施形態に用いられるオーバーフロー検出器 11の他の構成例である。図14で、6はアンドゲート、16はインバータ、1 7は全加算器、21はオアゲート、22はノアゲートである。

[0120]

図14の回路は、1次の最終段専用オーバーフロー検出器である。オーバーフローは、信号a、c、d、e、g、h、iから検出され、他の信号は不要である。なお、図の破線で囲んだ部分19は、図5の18と置き換えても等価である。

[0121]

図15は本発明の第1の実施形態に使用されるオーバーフロー検出器11の他の例である。図15で、6はアンドゲート、16はインバータ、17は全加算器、21はオアゲート、22はノアゲートである。

[0122]

図15の回路は、1次の最終段専用オーバーフロー検出器である。オーバーフローは、信号a、c、d、e、g、h、iから検出され、他の信号は不要である。なお、図の破線で囲んだ部分19は、図5の18と置き換えても等価である。

[0123]

本実施形態によれば、全てのビットのオーバーフローを検出できるオーバーフロー検出器11により正負のオーバーフローが検出されると、クリップ回路10で出力を正負の絶対値の最大値に固定することにより、2ビット以上の複数ビットに亙るオーバーフローを検出できると共に、オーバーフロー振動の発生を完全に防止することができる。

[0124]

図2は、本発明のディジタルフィルタの第2の実施形態に係る構成を示したブロック図である。図2において、6はアンドゲート、7a、7b、7cはシフトレジスタ、8a、8b、8c、8d、8eは係数器、9a、9b、9c、9d、9eは加算器、10はクリップ回路、12はオーバーフロー検出器である。

[0125]

これらのうち、例えば、係数器には図22、加算器には図23、シフトレジスタには図24に示す回路を用いることができる。また、クリップ回路には、図21に示す回路を用いることができる。

[0126]

図2において、信号m、n、o、p、q、r、sは制御信号である。図に示した入力データ、出力データと、制御信号のタイミングは、データと係数それぞれのビット長によって異なる。データが10ビット、係数が6ビットの場合のタイミングを図31に示す。

[0127]

図31は第2の実施形態における入力データ、出力データと、制御信号のタイミングを示す図である。図31は、データが10ビット、係数が6ビットの場合の例であり、データの整数部が4ビット、係数の整数部が2ビットの場合である

[0128]

次に第2の実施形態についてその動作を説明する。図2の破線内が、ディジタルバイカッドフィルタ100を構成している。バイカッド100は、多段に縦続接続して用いられることが多いため、図には、前後の段のバイカット回路の一部も示してある。

[0129]

バイカッド100内部では、クリップ回路10の出力wとシフトレジスタ7bの出力に、それぞれ係数器8a、8bによって、あらかじめ定められた係数が乗じられ、それらの出力は加算器9aで加算される。加算器9aの出力と制御信号 qとは加算器9eで加算される。制御信号 qは、加算器9aの出力に対して、LSB(最下位ビット)より下の部分を四捨五入する役目をしている。この操作を 丸め (rounding)と呼ぶ。加算器9eの出力と入力データとは加算器9dで加算される。加算器9dの出力は、アンドゲート6によって、制御信号mと論理和 をとられ、シフトレジスタ7aへと入力される。制御信号mは、加算器9dの出力から、データ長に等しい長さのビット列を切り出す役目をしている。シフトレ

ジスタ7aの出力tは、クリップ回路10に入力される。

[0130]

また、クリップ回路10の出力wとシフトレジスタ7bの出力、それにシフトレジスタ7cの出力には、それぞれ係数器8c、8d、8eによって、あらかじめ定められた係数が乗じられ、8dと8eの出力は加算器9cで、係数器8cの出力と加算器9cの出力とは加算器9bで加算され、出力データとして次の段に送られる。

[0131]

上記クリップ回路10には、例えば、図21に示すような回路が用いられる。 クリップ回路10には、入力信号 t、正負のオーバーフロー検出信号 u と v 、図 31に示したタイミングで変化する制御信号 n 、 o 、 p 、 s が入力されている。 このクリップ回路10の作用によって、信号 w は、正のオーバーフロー時には正 の最大値に、負のオーバーフロー時には負の最大値に、強制的にクリップされる

[0132]

上記オーバーフロー検出信号 u、 v は、オーバーフロー検出器 1 2 によって生成される。オーバーフロー検出器には、係数器 8 a、 8 b の出力 a、 b と、加算器 9 a のキャリー出力 f と、加算器 9 d のキャリー出力 i と、加算器 9 e のキャリー出力 j と、前段のバイカッドの係数器 8 c、 8 d、 8 e の出力 c、 d、 e と、同じく前段の加算器 9 b、 9 c のキャリー出力 g、 h とが入力されている。これら全ての入力をデコードして、正負のオーバーフロー検出信号 u、 v を得る。

[0133]

図16は、第2の実施形態に使用されるオーバーフロー検出器12の構成例である。図16で、6はアンドゲート、16はインバータ、17は全加算器、20は半加算器、21はオアゲート、22はノアゲートである。

[0134]

図16の回路は、符号を反転する方式のもので、単純和を計算する前の冗長2 進信号をデコードして正負のオーバーフロー検出信号 u、 v を得ている。なお、 図の破線で囲んだ部分19は、図5の18と置き換えても等価である。この回路 は、等価的に次式で求められる真の和Zを評価している。

[0135]

 $Z = /a + /b + /c + /d + /e + f + g + h + i + j - 5 \cdots [15]$ この式[15]で、

- (a) 真の和Z>0のとき
- u = 1, v = 0
- (b) 真の和Z< (-1) のとき u=0、v=1
- (c)上記(a)、(b)以外
- $\mathbf{u} = \mathbf{v} = \mathbf{0}$

になる。

[0136]

図17は、第2の実施形態に使用されるオーバーフロー検出器12の他の構成 例である。図17で、6はアンドゲート、16はインバータ、17は全加算器、 22はノアゲートである。

[0137]

図17の回路は、初段バイカッド専用のオーバーフロー検出器であり、全極型 フィルタにも応用できる。オーバーフローは、信号a、b、c、f、i、jから 検出され、他の信号は不要である。なお、図の破線で囲んだ部分19は、図5の 18と置き換えても等価である。

[0138]

図18は、第1の実施形態に使用されるオーバーフロー検出器12の他の構成 例である。図18で、6はアンドゲート、16はインバータ、17は全加算器、 20は半加算器、21はオアゲート、22はノアゲートである。

[0139]

図18の回路は、1次の最終段専用オーバーフロー検出器である。オーバーフ ローは、信号a、c、d、e、g、h、i、jから検出され、他の信号は不要で ある。なお、図の破線で囲んだ部分19は、図5の18と置き換えても等価であ る。

[0140]

本実施形態によれば、加算器9 e を挿入して丸め回路を付加することにより、 演算結果を四捨五入することができ、その分、フィルター機能の精度を向上させ ることができる。他の構成は図1に示した第1の実施の形態と同様で、同様の効果がある。

[0141]

上記第1、第2の実施形態では、係数器内部での乗算によるオーバーフローを 想定していない。係数器でのオーバーフローを防ぐには、係数の絶対値を1より 小さくするか、オーバーフロー対策された係数器を使用する。係数の絶対値が1 以上で、しかも係数器がオーバーフロー対策されていない場合の例を以下に示す

[0142]

図3は、本発明のディジタルフィルタの第3の実施形態に係る構成を示したブロック図である。図3において、6はアンドゲート、7a、7b、7cはシフトレジスタ、8a、8b、8c、8d、8eは係数器、9a、9b、9c、9dは加算器、10はクリップ回路、13はオーバーフロー検出器である。

[0143]

これらのうち、例えば、係数器には図22、加算器には図23、シフトレジスタには図24に示す回路を用いることができる。また、クリップ回路には、図21に示す回路を用いることができる。

[0144]

図3において、信号m、n、o、p、r、sは制御信号である。図に示した入力データ、出力データと、制御信号のタイミングは、データと係数それぞれのビット長によって異なる。データが10ビット、係数が6ビットの場合のタイミングを図32に示す。

[0145]

図32は第3の実施形態における入力データ、出力データと、制御信号のタイミングを示す図である。図32は、データが10ビット、係数が6ビットの場合の例であり、データの整数部が4ビット、係数の整数部が2ビットの場合である

[0146]

次に第3の実施形態の動作について説明する。図3の破線内が、ディジタルバ

イカッドフィルタ100を構成している。バイカッド100は、多段に縦続接続 して用いられることが多いため、図には、前後の段のバイカット回路の一部も示 してある。

[0147]

バイカッド内部では、クリップ回路10の出力wとシフトレジスタ7bの出力に、それぞれ係数器8a、8bによって、あらかじめ定められた係数が乗じられ、それらの出力は加算器9aで加算される。加算器9aの出力と入力データとは加算器9dで加算される。加算器9dの出力は、アンドゲート6によって、制御信号mと論理和をとられ、1ビットレジスタ7dへと入力される。制御信号mは、加算器9dの出力から、データ長に等しい長さのビット列を切り出す役目をしている。1ビットレジスタ7dの出力は、シフトレジスタ7aへと入力される。シフトレジスタ7aの出力はは、クリップ回路10に入力される。また、クリップ回路10の出力wとシフトレジスタ7bの出力、それにシフトレジスタ7cの出力には、それぞれ係数器8c、8d、8eによって、あらかじめ定められた係数が乗じられ、8dと8eの出力は加算器9cで、係数器8cの出力と加算器9cの出力とは加算器9bで加算され、出力データとして次の段に送られる。

[0148]

上記クリップ回路10には、例えば、図21に示す回路が用いられる。クリップ回路10には、入力信号 t、正負のオーバーフロー検出信号 u と v 、図32に示したタイミングで変化する制御信号 n、o、p、sが入力されている。このクリップ回路10の作用によって、信号wは、正のオーバーフロー時には正の最大値の1/2に、負のオーバーフロー時には負の最大値の1/2に、強制的にクリップされる。

[0149]

上記オーバーフロー検出信号 u、 v は、オーバーフロー検出器 13によって生成される。オーバーフロー検出回路には、係数器 8 a、 8 b の出力 a、 b と、加算器 9 a のキャリー出力 f と、加算器 9 d のキャリー出力 i と、前段のバイカッドの係数器 8 c、 8 d、 8 e の出力 c、 d、 e と、同じく前段の加算器 9 b、 9 c のキャリー出力 g、 h と、アンドゲート 6 の出力 k と、 1 ビットレジスタの出

カ1が入力されている。これら全ての入力をデコードして、正負のオーバーフロー検出信号 u 、 v を得る。

[0150]

図19は、第3の実施形態に使用されるオーバーフロー検出器13の例である。図19で、6と23はアンドゲート、16はインバータ、17は全加算器、2 1はオアゲート、22はノアゲートである。

[0151]

図19の回路は、図10の回路を包含している。図19の回路は、表1に示した図10の回路の検出する正負のオーバーフローに加えて、信号k、1の値により、次のような動作をする。

[0152]

(a) 表1のZが、Z>0のとき u=1、v=0

(b) 表1のZが、Z< (-1) のとき u=0、v=1

(c) 上記(b) 以外で、k=0かつ1=1のとき u=1、v=0

(d) 上記 (a) 以外で、k=1かつl=0のとき u=0、v=1

(e) 上記 (a) から (d) のどれにもあてはまらないとき

$$u = 0, v = 0$$

図19の回路は、このような動作により、加算器9dの和出力が、データ形式によって定まる正負の最大値の1/2を超えたことを検出する。なお、図の破線で囲んだ部分19は、図5の18と置き換えても等価である。

[0153]

図3の実施形態では、レジスタ7aに直列にレジスタ7dを挿入して、オーバーフロー検出器13にレジスタ7a,7dの入力信号を入力してオーバーフロー検出を行わせると共に、クリップ回路10との組合せにより、すべての係数器に入力されるデータが、正負の最大値の1/2以下にクリップされるので、係数の絶対値が2よりも小さければ、係数器内部での乗算によるオーバーフローは生じないようにすることができ、演算に際し、オーバーフロー振動の発生を無くすことができる。

[0154]

特2000-295206

図4は本発明のディジタルフィルタ第4の実施形態に係る構成を示したブロック図である。図4において、6はアンドゲート、7a、7b、7cはシフトレジスタ、8a、8b、8c、8d、8eは係数器、9a、9b、9c、9d、9eは加算器、10はクリップ回路、14はオーバーフロー検出器である。

[0155]

これらのうち、例えば、係数器には図22、加算器には図23、シフトレジス タには図24に示す回路を用いることができる。また、クリップ回路には、図2 1に示す回路を用いることができる。

[0156]

図4において、信号m、n、o、p、q、r、sは制御信号である。図に示した入力データ、出力データと、制御信号のタイミングは、データと係数それぞれのビット長によって異なる。データが10ビット、係数が6ビットの場合のタイミングを図33に示す。

[0157]

図33は第4の実施形態における入力データ、出力データと、制御信号のタイミングを示す図である。図33は、データが10ビット、係数が6ビットの場合の例であり、データの整数部が4ビット、係数の整数部が2ビットの場合である

[0158]

次に第4の実施形態の動作について説明する。図4の破線内が、ディジタルバイカッドフィルタ100を構成している。バイカッド100は、多段に縦続接続して用いられることが多いため、図には、前後の段のバイカット回路の一部も示してある。

[0159]

バイカッド内部では、クリップ回路10の出力wとシフトレジスタ7bの出力に、それぞれ係数器8a、8bによって、あらかじめ定められた係数が乗じられ、それらの出力は加算器9aで加算される。加算器9aの出力と制御信号 q とは加算器9eで加算される。制御信号 q は、加算器9aの出力に対して、LSB(最下位ビット)より下の部分を四捨五入する役目をしている。前述のように、こ

の操作を丸め (rounding) と呼ぶ。加算器9eの出力と入力データとは加算器9dで加算される。加算器9dの出力は、アンドゲート6によって、制御信号mと 論理和をとられ、1ビットレジスタ7dへと入力される。制御信号mは、加算器9dの出力から、データ長に等しい長さのビット列を切り出す役目をしている。 1ビットレジスタ7dの出力は、シフトレジスタ7aへと入力される。シフトレジスタ7aの出力 t は、クリップ回路10に入力される。また、クリップ回路10の出力wとシフトレジスタ7bの出力、それにシフトレジスタ7cの出力には、それぞれ係数器8c、8d、8eによって、あらかじめ定められた係数が乗じられ、8dと8eの出力は加算器9cで、係数器8cの出力と加算器9cの出力とは加算器9bで加算され、出力データとして次の段に送られる。

[0160]

上記クリップ回路10には、例えば、図21に示す回路が用いられる。クリップ回路10には、入力信号 t、正負のオーバーフロー検出信号 u と v、図33に示したタイミングで変化する制御信号 n、o、p、sが入力されている。このクリップ回路10の作用によって、信号wは、正のオーバーフロー時には正の最大値の1/2に、負のオーバーフロー時には負の最大値の1/2に、強制的にクリップされる。

[0161]

上記オーバーフロー検出信号 u、 v は、オーバーフロー検出器 1 4 によって生成される。オーバーフロー検出器には、係数器 8 a、 8 bの出力 a、 b と、加算器 9 a のキャリー出力 f と、加算器 9 d のキャリー出力 i と、加算器 9 e のキャリー出力 j と、前段のバイカッドの係数器 8 c、 8 d、 8 e の出力 c、 d、 e と、同じく前段の加算器 9 b、 9 c のキャリー出力 g、 h と、アンドゲート 6 の出力 k と、1 ビットレジスタ 7 d の出力 l が入力されている。これら全ての入力をデコードして、正負のオーバーフロー検出信号 u、 v を得る。

[0162]

図20は、第4の実施形態に使用されるオーバーフロー検出器14の例である

[0163]

図20で、6と23はアンドゲート、16はインバータ、17は全加算器、20は半加算器、21はオアゲート、22はノアゲートである。

[0164]

図20の回路は、図16の回路を包含している。図20の回路は、図16の回路の検出する正負のオーバーフローに加えて、信号k、1の値により、次のような動作をする。

[0165]

(a) 真の和Z>0のとき

$$u = 1, v = 0$$

(b) 真の和Z<(-1)のとき</p>

$$u = 0, v = 1$$

- (c) 上記 (b) 以外で、k=0 かつ l=1 のとき u=1、v=0
- (d) 上記(a) 以外で、k=1かつl=0のとき u=0、v=1
- (e)上記(a)から(d)のどれにもあてはまらないとき

$$u = 0, v = 0$$

ただし、真の和乙は、式[15]で求められる。

[0166]

図20の回路は、このような動作により、加算器9dの和出力が、データ形式によって定まる正負の最大値の1/2を超えたことを検出する。なお、図の破線で囲んだ部分19は、図5の18と置き換えても等価である。

[0167]

図4の実施形態では、レジスタ7a,7dの入力信号をオーバーフロー検出器 14に入力してオーバーフロー検出を行わせると共に、クリップ回路10との組合せにより、すべての係数器に入力されるデータが、正負の最大値の1/2以下にクリップされるので、係数の絶対値が2よりも小さければ、係数器内部での乗算によるオーバーフローは生じない。しかも、加算器9 e を挿入して丸め回路を付加することにより、演算結果を四捨五入することができ、その分、フィルター機能の精度を向上させることができる。

[0168]

以上4つの実施形態では、直列演算によるバイカッドを示したが、並列演算による方式でも、同様の構成でオーバーフローが検出でき、クリップ回路を並列型

にすることで、オーバーフロー振動も防止することができる。また、クリップする値は、正負の最大値またはその1/2に限定されるものではなく、図30から33のタイミング図に示した制御信号nのタイミングを変えることで、正負の最大値の2のべき乗分の1、即ち1/4、1/8などに設定できる。

[0169]

尚、本発明は上記実施形態に限定されることなく、その要旨を逸脱しない範囲 において、具体的な構成、機能、作用、効果において、他の種々の形態によって も実施することができる。

[0170]

【発明の効果】

以上詳細に説明したように、本発明のディジタルフィルタによれば、2ビット 以上の複数ピットに亙るオーバーフローを検出できると共に、オーバーフロー振 動の発生を完全に防止することができる。それ故、本例のディジタルバイカッド フィルタを電話の音声系に使用することにより、ノイズの無い、聞きやすい音声 を得ることができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態を示す図である。

【図2】

本発明の第2の実施形態を示す図である。

【図3】

本発明の第3の実施形態を示す図である。

【図4】

本発明の第4の実施形態を示す図である。

【図5】

本発明の実施形態で用いられるオーバーフロー検出器を示す図である。

【図6】

本発明の実施形態で用いられる別のオーバーフロー検出器を示す図である。

【図7】

- 本発明の実施形態で用いられる別のオーバーフロー検出器を示す図である。 【図 8】
- 本発明の実施形態で用いられる別のオーバーフロー検出器を示す図である。 【図9】
- 本発明の実施形態で用いられる別のオーバーフロー検出器を示す図である。 【図 1 0 】
- 本発明の実施形態で用いられる別のオーバーフロー検出器を示す図である。 【図11】
- 本発明の実施形態で用いられる別のオーバーフロー検出器を示す図である。 【図12】
- 本発明の実施形態で用いられる別のオーバーフロー検出器を示す図である。 【図13】
- 本発明の実施形態で用いられる別のオーバーフロー検出器を示す図である。 【図14】
- 本発明の実施形態で用いられる別のオーバーフロー検出器を示す図である。 【図15】
- 本発明の実施形態で用いられる別のオーバーフロー検出器を示す図である。 【図 1 6 】
- 本発明の実施形態で用いられる別のオーバーフロー検出器を示す図である。 【図17】
- 本発明の実施形態で用いられる別のオーバーフロー検出器を示す図である。 【図18】
- 本発明の実施形態で用いられる別のオーバーフロー検出器を示す図である。 【図19】
- 本発明の実施形態で用いられる別のオーバーフロー検出器を示す図である。 【図 2 0 】
- 本発明の実施形態で用いられる別のオーバーフロー検出器を示す図である。 【図21】
- 本発明の実施形態で用いられるクリップ回路を示す図である。

【図22】

本発明の実施形態で用いられる係数器を示す図である。

【図23】

本発明の実施形態で用いられる加算器を示す図である。

【図24】

本発明の実施形態で用いられるシフトレジスタを示す図である。

【図25】

本発明の実施形態で用いられる1ビットレジスタを示す図である。

【図26】

従来のディジタルフィルタで用いられるセレクタを示す図である。

【図27】

本発明の実施形態で用いられる全加算器を示す図である。

【図28】

本発明の実施形態で用いられる半加算器を示す図である。

【図29】

従来のディジタルフィルタの構成例を示した図である。

【図30】

第1の実施形態の信号タイミングを示す図である。

【図31】

第2の実施形態の信号タイミングを示す図である。

【図32】

第3の実施形態の信号タイミングを示す図である。

【図33】

第4の実施形態の信号タイミングを示す図である。

【図34】

一般的なオーバーフロー振動を示す図である。

【図35】

図29に示した回路におけるオーバーフロー振動を示す図である。

【図36】

本発明の実施形態のディジタルフィルタにおけるオーバーフロー波形を示す図である。

【図37】

第1の実施形態における単純和S、真の和Zと、オーバーフローの関係を示す 表図である。

【図38】

第1の実施形態における単純和S'、真の和Zと、オーバーフローの関係を示す表図である。

【図39】

図8における冗長2進信号P2, P1B, P1A, P0とオーバーフローとの 関係を示す図である。

【図40】

図9における冗長2進信号P2', P1B', P1A', P0'とオーバーフローとの関係を示す図である。

【符号の説明】


- 1a、1d、7d、25 1ビットレジスタ
- 1b、1c、1e、1f、7a、7b、7c シフトレジスタ
- 2、8a、8b、8c、8d、8e 係数器
- 3、9a、9b、9c、9d、9e 加算器
- 4 エクスクルーシブノアゲート(一致回路)
- 5 セレクタ
- 6、23 アンドゲート
- 10 クリップ回路
- 11、12、13、14 オーバーフロー検出器
- 15、21 オアゲート
- 16 インバータ
- 17 全加算器
- 18 19と等価な回路部分
- 19 18と等価な回路部分

特2000-295206


- 20 半加算器
- 22 ノアゲート
- 24 エクスクルーシブオアゲート (排他的論理和)
- 26 ナンドゲート
- 27 クロックドインバータ

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】




【図8】




【図9】


4




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図28】




【図29】




【図30】




【図31】




【図32】




[図33]





【図34】







【図35】





【図36】





【図37】

表1

耳	純	和S]	真の	和2	Z=S-	-5		符号	状態
S3	S2	S 1	SO		Z3	Z 2	Z1	Z0) _			
0	0	0	0	(0)	1	0	1	1	(-5)	-		オーバーフロー
0	0	0	1	(1)	1	1	0	0	(-4)	-		オーバーフロー
0	0	1	0	(2)	1	1	0	1	(-3)			オーバーフロー
0	0	1	1	(3)	1	1	1	0	(-2)	_		オーバーフロー
0	1	0	0	(4)	1	1	1	1	(-1)	ı		
0	1	0	1	(5)	0	0	0	0	(0)	+	- · ·	*
0	1	1	0	(6)	0	0	0	1	(1)	+		オーバーフロー
0	1	1	1	(7)	0	0	1	0	(2)	+		オーバーフロー
1	0	0	0	(8)	0	0	1	1	(3)	+	,	オーバーフロー
1	0	0	1	(9)	0	1	0	0	(4)	+		オーバーフロー

出証特2001-3058579

【図38】

表2

1	纯	N S	,		j	真の	和Z	<u> =4</u> -	-S'	符号		状態
S3'	S2 ′	S1'	SO		Z3	Z2	Z 1	ZO				
0	0	0	0	(0)	0	1	0	0	(4)	+	オ	ーパーフロー
0	0	0	1	(1)	0	0	1	1	(3)	+	オ	ーパーフロー
0	0	1	0	(2)	0	0	1	0	(2)	+	オ	ーバーフロー
0	0	1	1	(3)	0	0	0	1	(1)	+	オ	ーパーフロー
0	1	0	0	(4)	0	0	0	0	(0)	+		
0	1	0	1	(5)	1	1	1	1	(-1)	-		
0	1	1	0	(6)	1	1	1	0	(-2)	-	オ	ーパーフロー
0	1	1	1	(7)	1	1	0	1	(-3)	- :	オ	ーパーフロー
1	0	0	0	(8)	1	1	0	0	(-4)	_	オ	ーパーフロー
1	0	0	1	(9)	1	0	1	1	(-5)	-	オ	ーバーフロー

【図39】

強3

冗長2進信号 P2 P18 P1A	豐石		年在和S	gg.	真の和Z=S-5	Z=S-5	符号	大庭
		۔ ا	8	9	1011	(2)	ı	オーバーフロー
0		_	80 120	3	1100	(4)	1	オーバーフロー
0		0	0100	(2)	1101	(-3)	1	オーバーフロー
0		_	1100	(3)	1110	(-5)	1	オーバーフロー
1 0		0	0010	(2)	1101	(-3)	ı	オーバーフロー
1 0		_	1100	(3)	1110 (-2)	(-5)	ı	オーバーフロー
1		0	0100 (4)	(4)	1111	(-1)	•	
1 1		1	1010	(2)	(0) 0000	(0)	+	
0 0		0	0100 (4)	(4)	(1-) 1111	(-1)	-	
0 0		-	0101 (5)	(2)	(0) 0000	(0)	+	
0 1		0	0110 (6)	(9)	(1) 1000	(1)	+	オーバーフロー
1 0		-	0111	(2)	(2) 0100	(2)	+	ナーバーフロー
1 0		0	0110	(9)	(1) 1000	(1)	+	ナーバーフロー
1 0		-	0111	(7)	(2) 0100	(2)	+	- - 2->/-¥
1.1		0	1000	(8)	(3)	(3)	+	ーロムーソード
1 1		-	1001	(6)	0100 (4)	(4)	+	ーロとーソード
	١							

【図40】

144

	-		_										-				
状態		ーロムーソーキ	ーロムーソード	ーロムーソード	ーロムーソード	ーロムーソード	ーロムーソーギ					オーバーフロー	ナーバーフロー	ーロとーソーキ	オーバーフロー	オーバーフロー	オーバーフロー
符号		+	+	+	+	+	+	+	1	+	•	-		ı	•	-	·
真の和Z=4-S'		0100 (4)	0011 (3)	0010 (2)	(1)	0010 (2)	(1) 1000	(0) 0000	1111 (-1)	(0) 0000	1111 (-1)	1110 (-2)	1101 (-3)	1110 (-2)	1101 (-3)	1100 (-4)	1011 (-5)
単純和S'	:	(0) 0000	(1) 1000	0010 (2)	(3)	0010 (2)	(3)	0100 (4)	0101 (5)	0100 (4)	0101 (5)	(9) 0110	(2) 1110	0110 (6)	0111 (7)	1000 (8)	1001 (9)
ntr	PQ	0	-	0	-	0	-	0	-	0	-	0	-	0	-	0	-
冗長2進倡号	P2' P1B'P1A' P0'	0	0	-	-	0	0	-	-	0	0	-	-	0	0	-	-
展23	P18	0	0	0	0	-	-	-	-	0	0	0	0	-	-	-	-
K	P2	0	0	0	0	0	0	0	0	-	-	-	-	-	-		-

【書類名】 要約書

【要約】

【課題】 2ビット以上の複数ビットに亙るオーバーフローを検出できると共に、オーバーフロー振動の発生を完全に防止すること。

【解決手段】 ディジタルフィルタの演算に際して定められたビット長を超えたデータが発生するオーバーフローを検出するオーバーフロー検出器を設けることにより、2ビット以上の複数ビットに亙るオーバーフローを検出できる。また、前記オーバーフロー検出器により正のオーバーフローが検出された場合は出力値を正の最大値に固定し、負のオーバーフローが検出された場合は出力値を負の絶対値の最大値に固定するクリップ回路を設けることにより、オーバーフロー振動の発生を完全に防止することができる。

【選択図】 図1

特2000-295206

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

神奈川県川崎市幸区堀川町72番地

氏 名

株式会社東芝